[發明專利]非易失性存儲器與其操作方法

在審

• 申請號: 201910564228.6
• 申請日: 2019-06-26
• 公開（公告）號: CN112017722A
• 公開（公告）日: 2020-12-01
• 發明（設計）人: 吳冠緯;張耀文;鄭致杰;楊怡箴
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C16/26;G11C16/10
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

1.一種非易失性存儲器，包含：

一存儲單元陣列，包含多個存儲單元，該多個存儲單元各自具有可調整的一導通閾值電壓；

一電壓產生器，耦接該存儲單元陣列，用于產生一寫入電壓對該存儲單元陣列當中的一目標存儲單元進行一寫入操作，該寫入操作用于設置該目標存儲單元的該導通閾值電壓；以及

一讀寫控制器，耦接該電壓產生器，該讀寫控制器用于：

控制該電壓產生器產生具有一第一時間長度的一第一寫入脈沖至該目標存儲單元；

讀取并驗證該目標存儲單元的該導通閾值電壓是否達到一目標電平；以及

當該目標存儲單元的該導通閾值電壓未達該目標電平，控制該電壓產生器產生具有一第二時間長度的一第二寫入脈沖至該目標存儲單元，該第二時間長度大于該第一時間長度。

2.如權利要求1所述的非易失性存儲器，其中該讀寫控制器控制該電壓產生器產生的該第一寫入脈沖具有一第一電壓電平，該讀寫控制器控制該電壓產生器產生的該第二寫入脈沖具有一第二電壓電平，且該第二電壓電平大于該第一電壓電平。

3.如權利要求1所述的非易失性存儲器，該存儲單元陣列的該多個存儲單元包含一鄰近存儲單元，該鄰近存儲單元與該目標存儲單元串聯于同一位線上且相鄰于該目標存儲單元，其中對該目標存儲單元進行該寫入操作的過程中，該電壓產生器用于產生一變動通過電壓至該鄰近存儲單元，該讀寫控制器用于：

控制該電壓產生器產生具有該第一時間長度的一第一變動通過脈沖至該鄰近存儲單元；以及

當該目標存儲單元的該導通閾值電壓未達該目標電平，控制該電壓產生器產生具有該第二時間長度的一第二變動通過脈沖至該鄰近存儲單元。

4.如權利要求3所述的非易失性存儲器，其中該讀寫控制器控制該電壓產生器產生的該第一變動通過脈沖具有一第三電壓電平，該讀寫控制器控制該電壓產生器產生的該第二變動通過脈沖具有一第四電壓電平，且該第四電壓電平大于該第三電壓電平。

5.如權利要求1所述的非易失性存儲器，該存儲單元陣列的該多個存儲單元更包含一非鄰近存儲單元，該非鄰近存儲單元與該目標存儲單元串聯于同一位線上，其中對該目標存儲單元進行該寫入操作的過程中，該電壓產生器用于產生一通過電壓至該非鄰近存儲單元，該讀寫控制器用于：

控制該電壓產生器產生具有該第一時間長度的一第一通過脈沖至該非鄰近存儲單元；以及

當該目標存儲單元的該導通閾值電壓未達該目標電平，控制該電壓產生器產生具有該第二時間長度的一第二通過脈沖至該非鄰近存儲單元。

6.一種非易失性存儲器的操作方法，包含：

產生具有一第一時間長度的一第一寫入脈沖至一存儲單元陣列中的一目標存儲單元；

讀取并驗證該目標存儲單元的一導通閾值電壓是否達到一目標電平；以及

當該目標存儲單元的該導通閾值電壓未達該目標電平，產生具有一第二時間長度的一第二寫入脈沖至該目標存儲單元，該第二時間長度大于該第一時間長度。

7.如權利要求6所述的非易失性存儲器的操作方法，其中該第一寫入脈沖具有一第一電壓電平，該第二寫入脈沖具有一第二電壓電平，且該第二電壓電平大于該第一電壓電平。

8.如權利要求6所述的非易失性存儲器的操作方法，更包含：

當產生該第一寫入脈沖至該目標存儲單元時，產生具有該第一時間長度的一第一變動通過脈沖至該存儲單元陣列中的一鄰近存儲單元；以及

當該目標存儲單元的該導通閾值電壓未達該目標電平，產生具有該第二時間長度的一第二變動通過脈沖至該鄰近存儲單元。

9.如權利要求8所述的非易失性存儲器的操作方法，其中該第一變動通過脈沖具有一第三電壓電平，該第二變動通過脈沖具有一第四電壓電平，且該第四電壓電平大于該第三電壓電平。

10.如權利要求6所述的非易失性存儲器的操作方法，更包含：

當產生該第一寫入脈沖至該目標存儲單元時，產生具有該第一時間長度的一第一通過脈沖至該存儲單元陣列中的一非鄰近存儲單元；以及

當該目標存儲單元的該導通閾值電壓未達該目標電平，產生具有該第二時間長度的一第二通過脈沖至該非鄰近存儲單元。