[發明專利]一種溝槽結構結勢壘肖特基二極管

在審

• 申請號: 201910459140.8
• 申請日: 2019-05-29
• 公開（公告）號: CN110212022A
• 公開（公告）日: 2019-09-06
• 發明（設計）人: 張玉明;宋慶文;湯曉燕;袁昊;張藝蒙;范鑫;何曉寧
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/47;H01L29/872
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 張捷

本發明涉及一種溝槽結構結勢壘肖特基二極管，自上而下依次包括陽極電極層、隔離介質層、N?外延層、N+襯底層和陰極電極層，其中，在N?外延層的上表面開設有多個溝槽結構，在溝槽結構的內部形成有P型離子注入區；相鄰溝槽結構的間距從N?外延層的上表面中心至邊緣減小，且多個P型離子注入區的形狀尺寸均相同。本發明的溝槽結構結勢壘肖特基二極管相鄰溝槽結構的間距從中心至邊緣呈減小趨勢，從而在保證反向漏電流的前提下，改善了器件正向工作時的導通電阻特性，提高了器件的性能和可靠性。

技術領域

本發明屬于電子元器件技術領域，具體涉及一種溝槽結構結勢壘肖特基二極管。

背景技術

肖特基勢壘二極管是利用金屬與半導體之間的接觸勢壘進行工作的器件，適合在低壓和大電流輸出場合用作高頻整流、檢波和混頻，在高速邏輯電路中用作箝位。結勢壘肖特基二極管(Juction barrier Schottky，JBS)是在普通肖特基二極管的漂移區集成了多個PN結柵的器件。在功率電子領域中，JBS二極管已被廣泛應用，其具有良好正向導通特性和反向漏電流小等特點。相比于JBS二極管，溝槽型結勢壘肖特基二極管(TrenchedJuction barrier Schottky，TJBS)由于減小了肖特基接觸區的電場，因此二極管漏電流明顯減小。

在現有的TJBS二極管結構中，不同位置處肖特基接觸面積的大小是相同的。然而，由于TJBS芯片不同位置所接觸的封裝面積不同，導致TJBS芯片不同位置處的散熱條件不同，導致TJBS芯片中心溫度大于芯片周圍溫度。這個溫度差會導致TJBS芯片不同位置載流子遷移率不同，電流分布不均勻，出現局部電遷移的現象，從而影響TJBS二極管的器件可靠性。

發明內容

為了解決現有技術中存在的上述問題，本發明提供了一種溝槽結構結勢壘肖特基二極管。本發明要解決的技術問題通過以下技術方案實現：

本發明提供了一種溝槽結構結勢壘肖特基二極管，自上而下依次包括陽極電極層、隔離介質層、N-外延層、N+襯底層和陰極電極層，其中，

在所述N-外延層的上表面開設有多個溝槽結構，在所述溝槽結構的內部形成有P型離子注入區；

相鄰所述溝槽結構的間距從所述N-外延層的上表面中心至邊緣呈減小趨勢，且多個所述P型離子注入區的形狀尺寸均相同。

在本發明的一個實施例中，多個所述溝槽結構均為同心的環形結構。

在本發明的一個實施例中，多個所述溝槽結構均為矩形，且在所述N-外延層的上表面分布成陣列結構。

在本發明的一個實施例中，相鄰所述溝槽結構的間距從所述N-外延層的上表面中心至邊緣以連續方式減小。

在本發明的一個實施例中，相鄰所述溝槽結構的間距從所述N-外延層的上表面中心至邊緣以階梯方式減小。

在本發明的一個實施例中，所述N-外延層與所述陽極電極層之間形成第一肖特基接觸區，每個所述P型離子注入區與所述陽極電極層之間形成第二肖特基接觸區。

在本發明的一個實施例中，在所述溝槽結構的底部和內壁上均形成有所述P型離子注入區。

在本發明的一個實施例中，所述多個溝槽結構的槽深均相同。

在本發明的一個實施例中，相鄰所述溝槽結構的間距大于等于3μm。

與現有技術相比，本發明的有益效果在于：

本發明的溝槽結構結勢壘肖特基二極管，通過使相鄰溝槽結構的間距從器件中心至邊緣呈減小趨勢，增大了器件中心位置處肖特基接觸區的面積，減小了器件邊緣位置處肖特基接觸區的面積，從而在保證反向漏電流和正向導通電阻沒有退化的前提下，減小了器件中心處和邊緣處的溫度差，有效抑制了局部電遷移現象的發生，提高器件的可靠性。

附圖說明