[發明專利]一種debug硬件電路

有效

• 申請號: 201910401176.0
• 申請日: 2019-05-15
• 公開（公告）號: CN110119357B
• 公開（公告）日: 2023-01-06
• 發明（設計）人: 高超
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F11/36
• 分類號: G06F11/36
• 代理公司: 濟南誠智商標專利事務所有限公司 37105
• 代理人: 王汝銀

1.一種debug硬件電路，其特征在于，包括與XDP工具連接的XDP連接器，所述XDP連接器分別與第一交換單元和第一CPU連接；

所述第一交換單元分別與所述第一CPU、第二CPU和MUX芯片連接，所述MUX芯片與所述第一CPU、第二CPU和第二交換單元連接，所述第二交換單元與所述第二CPU連接；

所述XDP連接器設有針腳JTAG_TDO、針腳JTAG_TRST、針腳JTAG_TDI以及針腳JTAG_TCK0；

所述XDP連接器的針腳JTAG_TCK0分別第一CPU的引腳TCK、第二CPU的引腳TCK連接，所述第一CPU還設有引腳TRST_N、引腳TDI、引腳TD0以及引腳PVCCIO，所述第二CPU設有引腳TRST_N、引腳TDI、引腳TD0、引腳PVCCIO以及引腳SKTOCC_N；

所述XDP連接器的針腳JTAG_TDO與第一交換單元的引腳A1連接，所述第一交換單元還設有引腳A2、引腳A3、引腳A4、引腳B1、引腳B2、引腳B3、引腳B4以及引腳OE，所述XDP連接器的針腳JTAG_TRST與所述第一交換單元的引腳A2連接，所述XDP連接器的針腳JTAG_TDI與所述第一交換單元的引腳A3連接，所述第一交換單元的引腳B1與MUX芯片的引腳A連接，所述MUX芯片還設有引腳B、引腳S、引腳B0和引腳B1，第一交換單元的引腳B2分別與所述第一CPU的引腳TRST_N、第二CPU的引腳TRST_N連接，所述第一交換單元的引腳B3與所述第一CPU的引腳TDI連接；

所述MUX芯片的引腳S與所述第二CPU的引腳SKTOCC_N連接，所述MUX芯片的引腳S與所述第二CPU的引腳SKTOCC_N之間的線路上設有第七電流節點，所述第七電流節點引出的線路與第二交換單元的引腳OE_N連接，所述MUX芯片的引腳B1與所述第一CPU的引腳TDO連接，所述MUX芯片的引腳B0與所述第二CPU的引腳TDO連接；

所述第二交換單元還設有引腳A和引腳B，所述MUX芯片的引腳B1與所述第一CPU的引腳TDO之間的線路上設有第三電流節點，所述第三電流節點引出的線路與所述第二交換單元的引腳A連接，所述第二CPU的引腳TDI與所述第二交換單元的引腳B連接。

2.根據權利要求1所述的debug硬件電路，其特征在于，所述第二CPU的引腳TCK與所述XDP連接器的針腳JTAG_TCK0之間的線路上設有第一電流節點，所述第一電流節點引出的線路串接電阻R1后接地。

3.根據權利要求2所述的debug硬件電路，其特征在于，所述第一交換單元的引腳B3與所述第一CPU的引腳TDI之間的線路上設有第二電流節點，所述第二電流節點引出的線路串接電阻R2后與所述第一CPU的引腳PVCCIO連接。

4.根據權利要求1所述的debug硬件電路，其特征在于，所述第三電流節點與所述第一CPU的引腳TDO之間的線路上設有第四電流節點，所述第四電流節點引出的線路串接電阻R3后與所述第一CPU的引腳PVCCIO連接。

5.根據權利要求1所述的debug硬件電路，其特征在于，所述第二CPU的引腳TDI與所述第二交換單元的引腳B之間的線路上設有第五電流節點，所述第五電流節點引出的線路串接電阻R4后與所述第二CPU的引腳PVCCIO連接。

6.根據權利要求2所述的debug硬件電路，其特征在于，所述第二CPU的引腳TDO與所述第二交換單元的引腳B0之間的線路上設有第六電流節點，所述第六電流節點引出的線路串接電阻R5后與所述第二CPU的引腳PVCCIO連接。