[發明專利]半導體器件及其制備方法

在審

• 申請號: 201910388910.4
• 申請日: 2019-05-10
• 公開（公告）號: CN111916351A
• 公開（公告）日: 2020-11-10
• 發明（設計）人: 孫錢;蘇帥;周宇;高宏偉;馮美鑫;劉建勛;詹曉寧;楊輝
• 申請（專利權）人: 中國科學院蘇州納米技術與納米仿生研究所
• 主分類號: H01L21/335
• 分類號: H01L21/335;H01L29/778
• 代理公司: 南京利豐知識產權代理事務所(特殊普通合伙) 32256
• 代理人: 王鋒

本發明公開了一種半導體器件及其制備方法。所述的制備方法包括：制作形成半導體材料層，其包括層疊設置的兩個半導體層，該兩個半導體層之間設置有刻蝕轉化層；對其中一個半導體層位于選定區域內的部分進行刻蝕，直至到達或進入刻蝕轉換層后停止刻蝕，之后通過熱處理使刻蝕轉換層位于所述選定區域內的部分被熱分解而完全去除，并在另一個半導體層實現熱分解終止，從而在半導體材料層內精準地形成凹槽結構。本發明既能夠實現在半導體材料上刻蝕凹槽深度的精確控制，又可以徹底避免刻蝕引起的表面損傷，且高溫過程可以充分清潔下勢層表面，并使得懸掛鍵充分打開，從而在后續工藝中獲得高質量的界面，進而確保器件電學特性不受刻蝕工藝波動的影響。

技術領域

本發明涉及一種半導體器件的制備工藝，特別是一種基于槽柵技術的半導體器件及其制備方法。

背景技術

相比于傳統的硅基MOSFET，基于AGaN/GaN異質結的高電子遷移率晶體管(HighElectron Mobility Transistor，HEMT)具有低導通電阻、高擊穿電壓、高開關頻率等獨特優勢，從而能夠在各類電力轉換系統中作為核心器件使用，在節能減耗方面有重要的應用前景。然而，由于III族氮化物材料體系的極化效應，一般而言，基于AlGaN/GaN異質結的HEMT均是耗盡型(常開)，該類型的器件應用于電路級系統中時，需要設計負極性柵極驅動電路，以實現對器件的開關控制，這極大增加了電路的復雜性與成本。此外，耗盡型器件在失效安全能力方面存在缺陷，因此，無法真正實現商業化應用。

基于槽柵技術制備增強型HEMT是一種比較簡單的解決方案，即在傳統HEMT外延結構基礎上，在器件工藝中將柵極下方區域AlGaN勢壘層刻蝕掉一部分，當勢壘層減薄至一定程度時，柵極區域二維電子氣被耗盡；而柵源、柵漏之間區域的二維電子氣濃度則維持原有水平，如圖1所示。但是，在進行槽柵刻蝕的過程中，難以實現刻蝕深度的準確控制，工藝重復性差。而增強型HEMT中的關鍵參數—閾值電壓與未刻蝕勢壘層厚度密切相關，因此，導致的直接后果是閾值電壓可控性與均勻性較差。此外，在刻蝕過程中，會對槽柵區域勢壘層表面造成不可避免的刻蝕損傷(如氮空位、懸掛鍵等)，并產生大量表/界面態，引起柵極漏電增大，從而導致柵極調控能力的下降。另一種可行的解決方案是基于p型柵技術，即在傳統HEMT外延結構基礎上，通過柵極區域的p型層改變柵極區域的能帶結構，對溝道處二維電子氣進行有效耗盡，其典型的器件結構如圖2所示。但p型柵技術也涉及到槽柵刻蝕這一關鍵工藝，因此，亦面臨著槽柵刻蝕深度控制難、表面刻蝕損傷等問題。

可見，采用前述的兩種現有技術制備增強型HEMT，一方面，對勢壘層的刻蝕深度控制提出了很高要求，這極大增加了實施難度，使得該技術的重復性(片與片之間)、均勻性(片內不同區域之間)、穩定性(不同批次工藝之間)難以保證；另一方面，刻蝕損傷則會引起一系列的柵極可靠性問題。

為了克服刻蝕深度精確可控的難點，數字氧化/濕法腐蝕技術被提出，即通過氧化勢壘層、酸溶液腐氧化層并以此循環，實現勢壘層的高精度刻蝕。但由于每個循環的刻蝕深度幾乎為單原子層，需要很多次循化才能完成整個刻蝕工藝，因此，效率非常低，不利于規模量產。另外一種簡單的方法是通過慢速刻蝕，如降低RF Power、降低Source Power等，結合刻蝕時間控制以控制槽柵刻蝕深度，但以刻蝕時間長為代價，且敏感地依賴于刻蝕設備的狀態，常常出現因刻蝕速率的漂移而引起的異常。此外，利用合適的刻蝕氣體，從而在刻蝕過程中于表面誘導形成耐刻蝕層，實現刻蝕終止，也是可行的方案。然而，表面刻蝕損傷仍然不可避免存在，需要后續的表面處理去除刻蝕損傷層。

為了消弱槽柵刻蝕深度可控性差的影響，通常還需要在器件的結構上做進行一些特殊改進。一類重要的槽柵增強型器件結構為MIS溝道HEMT，其基本特征是將槽柵刻蝕至GaN溝道層，以金屬—介質—半導體結構形成增強型MIS場效應晶體管特性，同時柵金屬在介質層上延伸至槽柵外的勢壘層/溝道層異質結上方，形成與增強型MIS場效應晶體管集成在一起的耗盡型HEMT，用以增大器件輸出電流。然而，該技術也不可避免地存在精確刻蝕勢壘層的難點，而刻蝕誘導的溝道層表面損傷則會惡化溝道電子遷移率，從而影響器件的開態電阻特性。