[發(fā)明專利]一種基于RT操作系統(tǒng)和FPGA的轉(zhuǎn)臺(tái)狀態(tài)空間控制系統(tǒng)及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201910357033.4
• 申請(qǐng)日: 2019-04-29
• 公開（公告）號(hào): CN110045654B
• 公開（公告）日: 2020-11-10
• 發(fā)明（設(shè)計(jì)）人: 王勝利;方振華;趙慶;王媛媛;胡吉昌;鐘正虎
• 申請(qǐng)（專利權(quán)）人: 北京航天控制儀器研究所
• 主分類號(hào): G05B19/042
• 分類號(hào): G05B19/042
• 代理公司: 中國(guó)航天科技專利中心 11009
• 代理人: 陳鵬

1.一種基于RT操作系統(tǒng)和FPGA的轉(zhuǎn)臺(tái)狀態(tài)空間控制系統(tǒng)，其特征在于：包括RT操作模塊、FIFO數(shù)據(jù)流、FPGA伺服運(yùn)算模塊、編碼器模塊，其中：

RT操作模塊：對(duì)目標(biāo)位置指令進(jìn)行N等份插值并發(fā)送至FIFO數(shù)據(jù)流；所述目標(biāo)位置指令為外部仿真機(jī)發(fā)送的轉(zhuǎn)臺(tái)下一時(shí)刻目標(biāo)位置指令或根據(jù)轉(zhuǎn)臺(tái)轉(zhuǎn)動(dòng)任務(wù)的設(shè)定預(yù)測(cè)所得下一時(shí)刻轉(zhuǎn)臺(tái)轉(zhuǎn)動(dòng)的目標(biāo)位置指令信息；

FIFO數(shù)據(jù)流：接收RT操作模塊發(fā)送的N等份插值后的目標(biāo)位置指令，以先入先出方式傳輸至FPGA伺服運(yùn)算模塊；

編碼器模塊：采集當(dāng)前時(shí)刻轉(zhuǎn)臺(tái)真實(shí)位置信息并發(fā)送至FPGA伺服運(yùn)算模塊；

FPGA伺服運(yùn)算模塊：接收編碼器模塊發(fā)送的當(dāng)前時(shí)刻轉(zhuǎn)臺(tái)真實(shí)位置信息及FIFO數(shù)據(jù)流傳輸?shù)腘等份插值后的目標(biāo)位置指令，計(jì)算當(dāng)前時(shí)刻轉(zhuǎn)臺(tái)控制輸出量，并根據(jù)當(dāng)前時(shí)刻轉(zhuǎn)臺(tái)控制輸出量控制轉(zhuǎn)臺(tái)轉(zhuǎn)動(dòng)；

其中，所述FPGA伺服運(yùn)算模塊包括FPGA觀測(cè)單元、FPGA控制單元、寄存器單元，其中：

寄存器單元：對(duì)接收到的轉(zhuǎn)臺(tái)模擬位置信息、轉(zhuǎn)臺(tái)轉(zhuǎn)動(dòng)狀態(tài)變量、轉(zhuǎn)臺(tái)控制輸出量、轉(zhuǎn)臺(tái)位置指令進(jìn)行存儲(chǔ)，供FPGA觀測(cè)單元、FPGA控制單元進(jìn)行讀取調(diào)用；

FPGA觀測(cè)單元：接收編碼器模塊發(fā)送的當(dāng)前時(shí)刻轉(zhuǎn)臺(tái)真實(shí)位置信息y(n)，于寄存器單元中提取當(dāng)前時(shí)刻轉(zhuǎn)臺(tái)模擬位置信息y′(n)和當(dāng)前時(shí)刻轉(zhuǎn)臺(tái)轉(zhuǎn)動(dòng)狀態(tài)變量x′₂(n)，同時(shí)讀取寄存器單元存儲(chǔ)的FPGA控制單元計(jì)算所得的轉(zhuǎn)臺(tái)上一時(shí)刻實(shí)際控制輸出量u(n-1)，計(jì)算下一時(shí)刻轉(zhuǎn)臺(tái)模擬位置信息y′(n+1)及下一時(shí)刻轉(zhuǎn)臺(tái)轉(zhuǎn)動(dòng)狀態(tài)變量x′₂(n+1)，將下一時(shí)刻轉(zhuǎn)臺(tái)模擬位置信息y′(n+1)于寄存器單元中存儲(chǔ)后連同當(dāng)前時(shí)刻轉(zhuǎn)臺(tái)真實(shí)位置信息y(n)發(fā)送至FPGA控制單元；

FPGA控制單元：接收FIFO數(shù)據(jù)流發(fā)送的N等份插值后的下一時(shí)刻的轉(zhuǎn)臺(tái)位置指令x_d(n+1)、寄存器單元寄存的N等份插值后的上一時(shí)刻寄存的當(dāng)前轉(zhuǎn)臺(tái)位置指令x_d(n)、FPGA觀測(cè)單元發(fā)送的當(dāng)前時(shí)刻轉(zhuǎn)臺(tái)真實(shí)位置信息y(n)及下一時(shí)刻轉(zhuǎn)臺(tái)模擬位置信息y′(n+1)，計(jì)算當(dāng)前時(shí)刻轉(zhuǎn)臺(tái)的控制輸出量u(n)，同時(shí)通過寄存器單元進(jìn)行實(shí)時(shí)存儲(chǔ)，供FPGA觀測(cè)單元在下一時(shí)刻讀取，形成計(jì)算閉環(huán)。

2.根據(jù)權(quán)利要求1所述的一種基于RT操作系統(tǒng)和FPGA的轉(zhuǎn)臺(tái)狀態(tài)空間控制系統(tǒng)，其特征在于：所述寄存器單元數(shù)量為兩個(gè)，其中一個(gè)寄存器單元寄存FPGA觀測(cè)單元計(jì)算所得轉(zhuǎn)臺(tái)模擬位置信息及轉(zhuǎn)臺(tái)轉(zhuǎn)動(dòng)狀態(tài)變量，另一個(gè)寄存器單元寄存FPGA控制單元計(jì)算所得轉(zhuǎn)臺(tái)的控制輸出量。

3.根據(jù)權(quán)利要求1所述的一種基于RT操作系統(tǒng)和FPGA的轉(zhuǎn)臺(tái)狀態(tài)空間控制系統(tǒng)，其特征在于：所述FPGA觀測(cè)單元中，下一時(shí)刻轉(zhuǎn)臺(tái)的控制輸出量計(jì)算方法為：

y′(n+1)＝x′₂(n)-H₁[y′(n)-y(n)]

x′₂(n+1)＝-M₁y′(n)+M₂x′₂(n)+bu(n-1)-H₂[y′(n)-y(n)]

式中，x′₂(n)為當(dāng)前時(shí)刻轉(zhuǎn)臺(tái)轉(zhuǎn)動(dòng)狀態(tài)變量，x′₂(n+1)為下一時(shí)刻轉(zhuǎn)臺(tái)轉(zhuǎn)動(dòng)狀態(tài)變量，u(n-1)為轉(zhuǎn)臺(tái)上一時(shí)刻實(shí)際輸出控制量，y(n)為當(dāng)前時(shí)刻轉(zhuǎn)臺(tái)真實(shí)位置信息，y′(n+1)為模擬器模擬出的下一時(shí)刻轉(zhuǎn)臺(tái)模擬位置信息，y′(n)為模擬器模擬出的當(dāng)前時(shí)刻轉(zhuǎn)臺(tái)模擬位置信息，M1、M2、B為所選轉(zhuǎn)臺(tái)系統(tǒng)的轉(zhuǎn)動(dòng)參數(shù)，H1和H2為觀測(cè)器硬件的觀測(cè)系數(shù)。

4.根據(jù)權(quán)利要求1所述的一種基于RT操作系統(tǒng)和FPGA的轉(zhuǎn)臺(tái)狀態(tài)空間控制系統(tǒng)，其特征在于：所述FPGA控制單元中，當(dāng)前時(shí)刻轉(zhuǎn)臺(tái)的控制輸出量的計(jì)算方法為：

式中，x_d(n)和x_d(n+1)分別為N等分后上一時(shí)刻寄存的當(dāng)前轉(zhuǎn)臺(tái)位置指令和下一時(shí)刻的轉(zhuǎn)臺(tái)位置指令，k_v為速度比例系數(shù)，Δ_t為采樣間隔。