[發(fā)明專利]一種芯片封裝體及其封裝工藝

在審

• 申請(qǐng)?zhí)枺?/td>: 201910285020.0
• 申請(qǐng)日: 2019-04-10
• 公開（公告）號(hào): CN109860127A
• 公開（公告）日: 2019-06-07
• 發(fā)明（設(shè)計(jì)）人: 付猛
• 申請(qǐng)（專利權(quán)）人: 深圳市檳城電子有限公司
• 主分類號(hào): H01L23/31
• 分類號(hào): H01L23/31;H01L21/56
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 胡彬

本發(fā)明公開了一種芯片封裝體，包括設(shè)置有單個(gè)或多個(gè)芯片的焊接體、包覆于單個(gè)或多個(gè)芯片外圍的緩沖層、以及包覆于所述緩沖層外圍的多層封裝層，所述多層封裝層至少有一層設(shè)置為保護(hù)層。通過緩沖層對(duì)芯片的包覆，能夠減少因外部沖擊力所造成的芯片損傷，之后再通過多層封裝層的層層包覆，能夠有效提升芯片封裝體的強(qiáng)度，進(jìn)而對(duì)芯片起到較好的保護(hù)；本發(fā)明還提供一種用于上述芯片封裝體的封裝工藝，該封裝工藝能夠通過不粘膠膠套的設(shè)置，實(shí)現(xiàn)緩沖層及多層封裝層的層層包覆，繼而有效降低了生產(chǎn)成本，提升了芯片封裝體的加工效率。

技術(shù)領(lǐng)域

本發(fā)明涉及芯片封裝技術(shù)領(lǐng)域，尤其涉及一種芯片封裝體及其封裝工藝。

背景技術(shù)

隨著芯片封裝技術(shù)的發(fā)展，為了滿足客戶日益嚴(yán)格的封裝要求，以及多性能特征，大尺寸或多芯片封裝越來越頻繁。封裝的要求如下：

1.封裝密封性要求：防止灰塵和水汽與芯片接觸，污染芯片，因此封裝需要進(jìn)行高溫蒸煮試驗(yàn)；

2.結(jié)構(gòu)強(qiáng)度要求：有一定的結(jié)構(gòu)強(qiáng)度，來承受外部的撞擊或者其他應(yīng)力對(duì)芯片的沖擊，比如在經(jīng)過回流焊接時(shí)PCB發(fā)生熱脹冷縮曲翹會(huì)對(duì)產(chǎn)品形成焊接應(yīng)力，因此封裝好的芯片需要一定的強(qiáng)度來抵御這種外部應(yīng)力，避免內(nèi)部芯片的損傷；

3.應(yīng)力要求：封裝膠體在高低溫循環(huán)或沖擊時(shí)，由于膠體與芯片的熱膨脹系數(shù)不一樣，在熱脹冷縮時(shí)會(huì)破壞芯片，尤其在大尺寸芯片或多芯片封裝中尤為明顯。因此客戶要求進(jìn)行-55℃-150℃，1000cycles的高低溫循環(huán)測(cè)試。(內(nèi)部封裝應(yīng)力或熱應(yīng)力)

4.封裝的散熱問題。不同膠體的熱導(dǎo)及熱容比不一樣，對(duì)芯片的吸熱或散熱的效果均不一樣。

5.封裝的絕緣性。

傳統(tǒng)的通過環(huán)氧樹脂膠餅注塑進(jìn)行單層膠體封裝越來越不能滿足客戶對(duì)性能的需求。環(huán)氧樹脂膠餅質(zhì)量的改善也難以滿足上述要求，微小的性能改善，帶來的環(huán)氧樹脂的成本也越來越高。

因此急需通過結(jié)構(gòu)設(shè)計(jì)的方式來改善滿足以上高溫蒸煮、強(qiáng)度以及高低溫循環(huán)等要求。

發(fā)明內(nèi)容

本發(fā)明的第一目的在于提供一種芯片封裝體，該芯片封裝體通過緩沖層及緩沖層外圍多層封裝層的層層包覆，有效提升了芯片封裝體的性能及其可靠性；

本發(fā)明的第二目的在于提供一種封裝工藝，該封裝工藝能夠通過不粘膠膠套的設(shè)置，高效的實(shí)現(xiàn)緩沖層及多層封裝層的層層包覆，繼而有效降低了生產(chǎn)成本，提升了芯片封裝體的加工效率。

為達(dá)此目的，本發(fā)明采用以下技術(shù)方案：

一種芯片封裝體，包括設(shè)置有單個(gè)或多個(gè)芯片的焊接體、包覆于單個(gè)或多個(gè)芯片外圍的緩沖層、以及包覆于所述緩沖層外圍的多層封裝層，所述多層封裝層至少有一層設(shè)置為保護(hù)層。

其中，所述緩沖層設(shè)置為柔性膠層，所述保護(hù)層設(shè)置為硬質(zhì)膠層。

其中，所述緩沖層設(shè)置為硅橡膠層。

其中，所述保護(hù)層設(shè)置為環(huán)氧樹脂層。

其中，所述緩沖層設(shè)置為熱傳導(dǎo)緩沖層。

其中，所述多層封裝層至少有一層設(shè)置為密封層。

其中，所述焊接體包括上支架、下支架、以及設(shè)置于所述上支架和下支架之間的芯片組件。

其中，所述芯片組件包括單個(gè)芯片或多個(gè)芯片。

其中，所述多個(gè)芯片從上到下依次疊加設(shè)置，相鄰芯片之間通過電極電連接。

其中，所述上支架和所述下支架結(jié)構(gòu)相同且均呈“Z”字型設(shè)置。

其中，所述上支架的上水平壁蓋設(shè)于頂部芯片的上表面且與該頂部芯片電連接。