[發明專利]半導體元件及其制作方法

在審

• 申請號: 201910284956.1
• 申請日: 2019-04-10
• 公開（公告）號: CN111816605A
• 公開（公告）日: 2020-10-23
• 發明（設計）人: 朱猛剴
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48;H01L23/535
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種制作半導體元件的方法，其特征在于，包含：

提供基底，該基底包含第一半導體層、絕緣層以及第二半導體層；

形成主動元件于該基底上；

形成層間介電層于該基底及該主動元件上；

形成第一接觸插塞于該層間介電層內并電連接該主動元件；以及

在形成該第一接觸插塞之后形成第二接觸插塞于該層間介電層及該絕緣層內。

2.如權利要求1所述的方法，其中該主動元件包含：

柵極結構，設于該第二半導體層上；以及

源極/漏極區域，設于該柵極結構兩側的該第二半導體層內。

3.如權利要求2所述的方法，另包含形成淺溝隔離環繞該源極/漏極區域。

4.如權利要求3所述的方法，另包含：

在形成該層間介電層之前形成接觸洞蝕刻停止層于該主動元件上；

去除部分該層間介電層以及部分該接觸洞蝕刻停止層以形成第一接觸洞；

形成該第一接觸插塞于該第一接觸洞內；

去除部分該層間介電層、部分該接觸洞蝕刻停止層、部分該淺溝隔離以及部分該絕緣層以形成第二接觸洞；

形成襯墊層于該層間介電層上并填入該第二接觸洞內；

形成導電層于該第二接觸洞內；以及

平坦化該導電層以形成第二接觸插塞。

5.如權利要求4所述的方法，另包含平坦化該導電層使該第二接觸插塞上表面切齊該襯墊層。

6.如權利要求4所述的方法，另包含于形成該第二接觸插塞后去除該襯墊層。

7.如權利要求6所述的方法，其中該第二接觸插塞上表面高于該層間介電層上表面。

8.如權利要求1所述的方法，其中該第二接觸插塞寬度大于該第一接觸插塞寬度。

9.一種半導體元件，其特征在于，包含：

基底，該基底包含第一半導體層、絕緣層以及第二半導體層；

主動元件，設于該基底上；

層間介電層，設于該主動元件上；

第一接觸插塞，設于該層間介電層內并電連接該主動元件；以及

第二接觸插塞，設于該層間介電層及該絕緣層內，其中該第二接觸插塞上表面高于該層間介電層上表面。

10.如權利要求9所述的半導體元件，其中該主動元件包含：

柵極結構，設于該第二半導體層上；以及

源極/漏極區域，設于該柵極結構兩側的該第二半導體層內。

11.如權利要求10所述的半導體元件，另包含淺溝隔離，環繞該源極/漏極區域。

12.如權利要求9所述的半導體元件，另包含接觸洞蝕刻停止層，設于該主動元件及該基底上。

13.如權利要求12所述的半導體元件，另包含襯墊層，環繞該第二接觸插塞。

14.如權利要求13所述的半導體元件，其中該襯墊層接觸該接觸洞蝕刻停止層。

15.如權利要求13所述的半導體元件，其中該襯墊層上表面切齊該層間介電層上表面。

16.如權利要求13所述的半導體元件，其中該襯墊層上表面切齊該第一接觸插塞上表面。

17.如權利要求13所述的半導體元件，其中該襯墊層上表面低于該第二接觸插塞上表面。

18.如權利要求9所述的半導體元件，其中該第二接觸插塞寬度大于該第一接觸插塞寬度。