[發明專利]半導體器件及其制造方法

有效

• 申請號: 201910256626.1
• 申請日: 2019-04-01
• 公開（公告）號: CN110349962B
• 公開（公告）日: 2023-09-05
• 發明（設計）人: 白石千;金甫昌
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H10B43/10
• 分類號: H10B43/10;H10B43/35;H10B43/40;H10B43/50;H10B43/27;H01L23/538
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 弋桂芬

1.一種半導體器件，包括：

在襯底上在基本垂直于所述襯底的頂表面的第一方向上的多個下柵電極；

在所述多個下柵電極上在所述第一方向上的多個上柵電極，所述多個上柵電極在所述第一方向上彼此間隔開；和

多個溝道結構，所述多個溝道結構中的每個溝道結構在所述第一方向上既延伸穿過所述多個下柵電極又延伸穿過所述多個上柵電極，所述多個溝道結構中的每個溝道結構包括：

穿過所述多個下柵電極的下溝道結構，

穿過所述多個上柵電極的上溝道結構，和

將所述下溝道結構與所述上溝道結構互連的落著焊盤，

其中，所述多個溝道結構中的第一溝道結構包括第一落著焊盤，所述第一落著焊盤在第一垂直高度處具有比所述第一溝道結構的第一下溝道結構的水平寬度大的水平寬度，

其中，所述多個溝道結構中的第二溝道結構包括第二落著焊盤，該第二溝道結構最靠近所述第一溝道結構，所述第二落著焊盤在第二垂直高度處具有比所述第二溝道結構的第二下溝道結構的所述水平寬度大的水平寬度，所述第二垂直高度低于所述第一垂直高度。

2.如權利要求1所述的半導體器件，其中，

所述第一落著焊盤包括

在所述第一下溝道結構上的第一下連接；和

在所述第一下連接上的第一焊盤，所述第一焊盤具有比所述第一下連接的水平寬度大的水平寬度，以及

所述第二落著焊盤包括

在所述第二下溝道結構上的第二下連接；和

在所述第二下連接上的第二焊盤，所述第二焊盤具有比所述第二下連接的水平寬度大的水平寬度。

3.如權利要求2所述的半導體器件，其中，

所述第一焊盤的所述水平寬度大于所述第一下溝道結構的所述水平寬度，以及

所述第二焊盤的所述水平寬度大于所述第二下溝道結構的所述水平寬度。

4.如權利要求2所述的半導體器件，其中所述第一焊盤的底表面位于比所述第二焊盤的頂表面的高度高的高度處，并且所述第一焊盤和所述第二焊盤在所述第一方向上彼此間隔開。

5.如權利要求2所述的半導體器件，其中

所述第一溝道結構的第一上溝道結構的底表面接觸所述第一焊盤，

所述第二溝道結構的第二上溝道結構的底表面接觸所述第二焊盤，和

所述第二溝道結構的所述第二上溝道結構的所述底表面位于比所述第一溝道結構的所述第一上溝道結構的所述底表面的高度低的高度處。

6.如權利要求2所述的半導體器件，其中

所述第二落著焊盤還包括上連接，所述上連接在所述第二焊盤上并且具有比所述第二焊盤的所述水平寬度小的水平寬度。

7.如權利要求6所述的半導體器件，其中所述第二溝道結構的第二上溝道結構的底表面接觸所述上連接。

8.如權利要求7所述的半導體器件，其中所述第二溝道結構的所述第二上溝道結構的下部圍繞所述上連接的一個或更多個外表面。

9.如權利要求1所述的半導體器件，其中

所述襯底包括存儲單元區域和在所述存儲單元區域的至少一側的外圍電路區域，

所述多個下柵電極、所述多個上柵電極和所述多個溝道結構在所述存儲單元區域上，

外圍電路元件和聯接到所述外圍電路元件的外圍電路接觸結構在所述外圍電路區域上，

所述外圍電路接觸結構包括聯接到所述外圍電路元件的下接觸、在所述下接觸上的第三落著焊盤、以及在所述第三落著焊盤上的上接觸，以及

所述第三落著焊盤的水平寬度大于所述下接觸的水平寬度。