[發(fā)明專利]用于改善性能并抑制活鎖狀況的動態(tài)定時器調整在審
| 申請?zhí)枺?/td> | 201910256441.0 | 申請日: | 2019-03-29 |
| 公開(公告)號: | CN110413040A | 公開(公告)日: | 2019-11-05 |
| 發(fā)明(設計)人: | M·金尼;M·羅斯曼;V·齊默;M·多蘭 | 申請(專利權)人: | 英特爾公司 |
| 主分類號: | G06F1/04 | 分類號: | G06F1/04 |
| 代理公司: | 上海專利商標事務所有限公司 31100 | 代理人: | 高見;黃嵩泉 |
| 地址: | 美國加利*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 時間事件 動態(tài)定時器 改善性能 時間量 活鎖 定時器 半導體封裝體 | ||
本文描述了用于改善性能并抑制活鎖狀況的動態(tài)定時器調整。一種半導體封裝體設備的實施例可以包括用于執(zhí)行以下操作的技術:確定一個或多個啟動時間事件的對應優(yōu)先級等級;確定所述一個或多個啟動時間事件的執(zhí)行時間量;并且基于所述一個或多個啟動時間事件的所述執(zhí)行時間量和所述優(yōu)先級等級來自動調整定時器。公開并要求保護了其他實施例。
技術領域
實施例總體上涉及系統(tǒng)啟動過程。更具體地,實施例涉及用于改善性能并抑制活鎖狀況的動態(tài)定時器調整。
背景技術
在一些計算系統(tǒng)的上下文中,死鎖可以指兩個或更多個進程因每個進程都在等待其他進程中的一個進程進行某些操作(諸如釋放資源)而無法繼續(xù)進行的情況。空等(Starvation)可以指進程被調度程序無限期忽略的情況。活鎖可能類似于死鎖,除了活鎖中所涉及的進程的狀態(tài)可能相對于彼此而不斷變化但未取得進展之外。活鎖還可以被視為一種資源匱乏的特例,其中,活鎖進程未取得進展。
附圖說明
通過閱讀以下說明書和所附權利要求書,并且通過參考以下附圖,實施例的各種優(yōu)點對于本領域技術人員將變得顯而易見,在附圖中:
圖1是根據(jù)實施例的電子處理系統(tǒng)的示例的框圖;
圖2是根據(jù)實施例的半導體封裝體設備的示例的框圖;
圖3A至3C是根據(jù)實施例的一種管理啟動事件的方法的示例的流程圖;
圖4是根據(jù)實施例的啟動管理器設備的示例的框圖;
圖5是根據(jù)實施例的百分比與時間的說明性曲線圖;
圖6是根據(jù)實施例的一種對事件進行分派的方法的示例的流程圖;
圖7是根據(jù)實施例的一種對定時器進行調整的方法的示例的流程圖;
圖8A和圖8B是根據(jù)實施例的啟動管理設備的示例的框圖;
圖9是根據(jù)實施例的處理器的示例的框圖;并且
圖10是根據(jù)實施例的系統(tǒng)的示例的框圖。
具體實施方式
現(xiàn)在轉向圖1,一種電子處理系統(tǒng)10的實施例可以包括:處理器11;存儲器12,通信地耦合至處理器11;以及邏輯13,通信地耦合至處理器11,所述邏輯用于:確定一個或多個啟動時間事件的對應優(yōu)先級等級;確定所述一個或多個啟動時間事件的執(zhí)行時間量;并且基于所述一個或多個啟動時間事件的所述執(zhí)行時間量和所述優(yōu)先級等級來自動調整定時器。例如,邏輯13可以被配置成:判定所述一個或多個啟動時間事件的一個或多個優(yōu)先級等級是否對應于一個或多個經(jīng)提升優(yōu)先級等級;并且基于具有經(jīng)提升優(yōu)先級等級的所述一個或多個啟動時間事件的所述執(zhí)行時間量來調整定時器中斷率。在一些實施例中,邏輯13可以進一步被配置成:確定具有經(jīng)提升優(yōu)先級等級的所述一個或多個啟動時間事件的執(zhí)行時間百分比;并且基于所確定的執(zhí)行百分比與一個或多個閾值的比較來調整所述定時器中斷率。例如,邏輯13可以被配置成:在所確定的執(zhí)行時間百分比低于第一閾值的情況下增大所述定時器中斷率,和/或在所確定的執(zhí)行時間百分比高于第二閾值的情況下降低所述定時器中斷率。在一些實施例中,邏輯13可以進一步被配置成:監(jiān)測啟動時間事件以標識具有一個或多個預定事件類型的事件;測量與所標識事件相關聯(lián)的事件通知功能的執(zhí)行時間;并且在采樣時間段內基于所測量的執(zhí)行時間來確定所述執(zhí)行時間百分比。在一些實施例中,邏輯13可以位于包括處理器11的各種部件中或與其共同定位(例如,在同一管芯上)。
上述處理器11、存儲器12、邏輯13以及其他系統(tǒng)部件中的每一個的實施例可以采用硬件、軟件或其任何適當?shù)慕M合來實施。例如,硬件實施方式可以包括如例如可編程邏輯陣列(PLA)、現(xiàn)場可編程門陣列(FPGA)、復雜可編程邏輯器件(CPLD)等可配置邏輯,或者使用如例如專用集成電路(ASIC)、互補金屬氧化物半導體(CMOS)或晶體管-晶體管邏輯(TTL)技術等電路技術的固定功能邏輯硬件,或其任何組合。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于英特爾公司,未經(jīng)英特爾公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910256441.0/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:車載旋鈕
- 下一篇:一種芯片時鐘電路及其控制方法





