[發明專利]實數矩陣求逆的浮點運算電路實現方法

有效

• 申請號: 201910254674.7
• 申請日: 2019-03-31
• 公開（公告）號: CN110162742B
• 公開（公告）日: 2023-09-15
• 發明（設計）人: 幸璐璐;鐘勇
• 申請（專利權）人: 西南電子技術研究所(中國電子科技集團公司第十研究所)
• 主分類號: G06F17/16
• 分類號: G06F17/16;G06F7/57
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 周浩杰

本發明公開的一種實數矩陣求逆的浮點運算電路實現方法，旨在提供一種利于HDL實現、延時較短的方陣求逆方法。本發明通過下述技術方案予以實現：按行或列分拍順序輸入三選一復選器,對按行分拍順序輸入的N×N方陣，順序存入內部RAM緩沖區中，再應用高斯－約當消去算法的原位運算算法逐行對其進行N次循環變換運算，在每次循環變換運算的過程中，一選三復選器從RAM緩存單元讀取第k行的矩陣行數據，再遍歷一次矩陣所有行數據作為一次消元循環，共執行n次循環；最后按行分拍順序輸出結果逆矩陣。采用時分復用技術在運算的不同階段合理分配乘法器的運算時間，節省硬件資源、提高資源利用效率,以局部流水線技術來提高數據吞吐率和運算速度。

技術領域

本發明涉及一種基于硬件描述語言(Hardware?Description?Language，簡稱為HDL)適用于實數矩陣求逆的運算電路實現方法，尤其涉及實數矩陣求逆的浮點運算電路結構實現技術。

背景技術

矩陣運算是科學與工程計算中的基本問題，可以廣泛應用于各類電路計算中，并且可以廣泛而深入的應用于諸如DCT、LDPC編碼解碼以及近年興起的自適應陣列天線技術中，用于解決其中的關鍵問題。如在陣列信號處理和雷達成像等算法中，很多計算權系數的部分都要涉及到矩陣求逆，但由于該算法具有較大的復雜性，在很多情況下都只能通過使用最小均方算法、最小二乘算法求得近似的權系數，損失了運算精度及收斂速度。矩陣求逆是矩陣運算中最重要且實現最困難的一種運算，傳統的矩陣求逆算法多采用軟件在處理器上執行串行計算實現。某些計算軟件，如Matlab，雖然能實現任意階實數矩陣或者任意階復數矩陣的求逆運算，并能達到較高的精度，但其實時性能卻不理想。由于不能實現將計算軟件嵌入到實時性要求高的嵌入式電子系統中，因此而引起的在電子系統中無法計算矩陣求逆或者滿足實時性要求的缺陷也越來越明顯。隨著集成電路制造工藝的提高采用大量超大規模集成單元和微處理器構成多處理器并行系統已經成為提高計算速度的有效手段。為加快矩陣求逆的運算速度，通常采用硬件實現的方法。矩陣運算的硬件實現能夠充分發揮硬件的速度和并行性。在這一方面，已經有很多人進行了深入研究，特別是使用基于心動陣列的方法來構造電路結構。例如使用QR分解的方法來實現矩陣求逆，提出的電路結構非常緊湊，復用率非常高，但是基本處理單元需要完成的運算非常復雜，不但涉及比較復雜的乘除運算，還需要進行開平方操作，這不僅增加了硬件開銷，更主要的是大大增加了硬件實現的難度。基本處理單元中運算操作的復雜性，必然會對其時鐘頻率產生一定的影響而導致整個求逆運算實際的運算時間變長，其運算實現的復雜性和計算量，求逆過程需要的周期比較長，在矩陣階數較大時難以滿足實時性的要求，嚴重制約著計算速度的提高。而通常使用HDL語言Verilog或者VHDL進行編程HDL編寫實現的矩陣求逆運算也多以定點運算為主，運算精度較之傳統的浮點矩陣求逆運算低，且須仔細考慮定點數的移位、舍位位數，設計難度較大，應用面不如浮點矩陣求逆運算廣。這些語言的最新版雖然采用了浮點數定義，不用進行綜合，但都不太適合支持浮點設計。而傳統的方法將浮點數據通路綜合到FPGA的效率非常低。