[發明專利]基底處理組合物和使用其制造半導體裝置的方法

在審

• 申請號: 201910231808.3
• 申請日: 2019-03-26
• 公開（公告）號: CN110376848A
• 公開（公告）日: 2019-10-25
• 發明（設計）人: 金珠英;金賢友;中島誠;志垣修平;柴山亙;武田諭
• 申請（專利權）人: 三星電子株式會社;日產化學株式會社
• 主分類號: G03F7/20
• 分類號: G03F7/20;G03F7/004;C09D183/04
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 陳宇;尹淑梅

提供了基底處理組合物和使用其制造半導體裝置的方法。基底處理組合物包括第一單體、第二單體和酸。第一單體由式1表示，第二單體由式7表示。基底處理組合物的包括第一單體、第二單體和酸的固體含量的分子量是大約1,000g/mol至大約50,000g/mol。[式1]X?Si(R1)₂(R2)[式7]Y?Si(R3)₃。

本專利申請要求于2018年4月13日提交的第10-2018-0043246號韓國專利申請的優先權，該韓國專利申請的公開內容通過引用全部包含于此。

技術領域

本發明構思的示例性實施例涉及基底處理組合物，更具體地，涉及使用該基底處理組合物制造半導體裝置的方法。

背景技術

近來，根據電子設備的速度的增加和功耗的降低，嵌入其中的半導體裝置可以具有相對快速的操作速度和/或相對低的操作電壓。因此，半導體裝置可以相對高地集成。因此，已經開發了越來越微小的處理技術。例如，可以采用用于制造半導體裝置的光刻來增加半導體裝置的集成度。

光刻是用于在制造半導體裝置期間在基底上形成相對微小的電子電路圖案的示例性方法。例如，光刻是通過將光經由其上印刷有電路的掩模轉印到其上施用有光敏材料的基底上而將掩模的電路圖案轉印到基底的工藝。光刻工藝中使用的光源包括G-LINE、I-LINE、KrF或ArF。根據電子電路的圖案的小型化，可以通過使用極UV(EUV)形成相對微小和精細的光致抗蝕劑圖案。

發明內容

本發明構思的示例性實施例提供用于形成可以抑制抗蝕劑圖案倒塌的單層的基底處理組合物。

本發明構思的示例性實施例提供用于制造可以更精確地且可靠地形成微小圖案的半導體裝置的方法。

本發明構思的示例性實施例提供基底處理組合物，所述基底處理組合物包括第一單體、第二單體和酸。第一單體由式1表示。

[式1]

X-Si(R1)₂(R2)

R1和R2中的每個是1個至20個碳原子的烷基或1個至20個碳原子的烷氧基，并且X是i)環胺或包括其的有機基團，或者ii)其中至少一個氫原子被氨基取代的1個至20個碳原子的烷基、其中至少一個氫原子被氨基或羥基取代的苯基、酯鍵或它們的組合。

第二單體由式7表示。

[式7]

Y-Si(R3)₃

R3是1個至20個碳原子的烷氧基，并且Y是i)環胺或包括其的有機基團，或者ii)其中至少一個氫原子被氨基取代的1個至20個碳原子的烷基、結合到磺酰基的1個至20個碳原子的烷基、硫醚鍵、醚鍵或它們的組合。

基底處理組合物的包括第一單體、第二單體和酸的固體含量的分子量可以為大約1,000g/mol至大約50,000g/mol。

在本發明構思的示例性實施例中，制造半導體裝置的方法包括在基底上施用包括第一單體和第二單體的組合物。所述方法包括執行焙燒工藝以在基底上形成單層。所述方法包括在單層上形成光致抗蝕劑圖案。第一單體由式1表示，第二單體由式7表示。單層包括第一單體和第二單體的脫水縮合產物。

在本發明構思的示例性實施例中，制造半導體裝置的方法包括在基底上施用包括第一單體和第二單體的組合物。所述方法包括執行焙燒工藝以在基底上形成單層，其中，單層通過Si-O鍵結合到基底。第一單體由式1表示，第二單體由式7表示。

單層可以直接形成在基底的表面上，而在單層與基底之間沒有中間層。

附圖說明