[發明專利]存取閃存模塊的方法、閃存控制器以及記憶裝置

有效

• 申請號: 201910231128.1
• 申請日: 2016-07-27
• 公開（公告）號: CN110147295B
• 公開（公告）日: 2022-10-21
• 發明（設計）人: 楊宗杰
• 申請（專利權）人: 慧榮科技股份有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10;G11C29/42
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

1.一種存取閃存模塊的方法，該閃存模塊包含多個閃存芯片，其特征在于，包括：

對第N筆數據進行編碼以產生一第N組錯誤更正碼，其中該第N組錯誤更正碼用來對該第N筆數據進行錯誤更正，其中N為一正整數；

將該第N筆數據寫入至該閃存模塊中；

將該第N組錯誤更正碼寫入至該閃存模塊中；

當該第N筆數據成功寫入至該閃存模塊后，刪除該閃存模塊中的該第N組錯誤更正碼中至少一部分，但在該閃存模塊中保留該第N筆數據；

對第(N+1)～(N+M)筆數據進行編碼以產生第(N+1)～(N+M)組錯誤更正碼，其中該第(N+1)～(N+M)組錯誤更正碼分別用來對該第(N+1)～(N+M)筆數據進行錯誤更正，其中M為一正整數；

將該第(N+1)～(N+M)筆數據寫入至該閃存模塊中；

將該第(N+1)～(N+M)組錯誤更正碼寫入至該閃存模塊中；以及

當該第(N+M)筆數據已成功寫入至該閃存模塊后，刪除該第N～(N+M)組錯誤更正碼；

其中第N筆數據寫入至該多個閃存芯片中每一個閃存芯片之一字符線(word line)上的浮閘晶體管，且第(N+1)～(N+M)筆數據系分別寫入至該多個閃存芯片中每一個閃存芯片之其他不同字符線(word line)上的浮閘晶體管。

2.如權利要求1所述的方法，其中該第N筆數據寫入到該多個閃存芯片的一超級區塊(super block)中的第一個數據頁，其中該超級區塊包含了該多個閃存芯片中每一個閃存芯片的一個區塊(block)；以及該第(N+M)筆數據寫入到該多個閃存芯片的該超級區塊的最后一個數據頁。

3.如權利要求1所述的方法，另包括：

將該第N～(N+M)組錯誤更正碼寫入到該閃存模塊的至少一特定區塊中。

4.如權利要求3所述的方法，其中刪除該第N～(N+M)組錯誤更正碼的步驟包括：

當判斷該第(N+M)筆數據已成功寫入至該多個閃存芯片中時，抹除該至少一特定區塊以刪除該第N～(N+M)組錯誤更正碼。

5.如權利要求4所述的方法，另包括：

將第(N+M+1)筆數據寫入至該多個閃存芯片，并對該第(N+M+1)筆數據進行編碼以產生一第(N+M+1)組錯誤更正碼，其中該第(N+M+1)筆數據與該第(N+M)筆數據為連續的數據，且該第(N+M+1)組錯誤更正碼用來對寫入至該多個閃存芯片中的該第(N+M+1)筆數據進行錯誤更正；以及

在該至少一特定區塊以刪除該第N～(N+M)組錯誤更正碼被抹除之后，將該第(N+M+1)組錯誤更正碼寫入至該至少一特定區塊。

6.如權利要求3所述的方法，其中該至少一特定區塊中為一單層式儲存(Single-LevelCell，SLC)的區塊。