[發明專利]一種標記的處理方法、套刻精度的量測方法以及標記

有效

• 申請號: 201910113810.0
• 申請日: 2019-02-14
• 公開（公告）號: CN109932872B
• 公開（公告）日: 2021-02-26
• 發明（設計）人: 郭芳芳;萬浩;陸聰;李偉;高志虎;馮耀斌;盧紹祥
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G03F7/20
• 分類號: G03F7/20;G03F9/00
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 高潔;張穎玲

本發明公開了一種標記的處理方法、套刻精度的量測方法、三維存儲器的制備方法、標記以及三維存儲器，所述標記的處理方法包括以下步驟：提供基底結構，執行第一次光刻工藝，在所述基底結構的上表面形成第一標記，在所述基底結構的上表面具有圍繞在所述第一標記四周的頂層結構層；從所述基底結構的上表面向下去除一定厚度的所述頂層結構層，以使所述第一標記與所述頂層結構層具有第一高度差。

技術領域

本發明涉及光刻工藝技術領域，尤其涉及一種標記的處理方法、套刻精度的量測方法、三維存儲器的制備方法、標記以及三維存儲器。

背景技術

光刻工藝是半導體集成電路制造中的關鍵步驟，光刻的套刻精度(Overlayaccuracy，OVL accuracy)是衡量光刻工藝的關鍵參數之一。套刻精度，具體是指晶圓的上下兩層圖形之間的偏移量，也即套刻誤差。本領域中，通常通過測量上下兩層套刻標記(OVLmark)之間的偏移量來測量套刻誤差，以評估套刻精度。

在三維NAND存儲器的工藝過程中，為了滿足高刻蝕深寬比、高刻蝕選擇比的需求，通常需要使用厚且致密的硬掩膜(Hard Mask，HM)層作為保型材料。但是，隨著材料厚度及致密度的增加，這些HM層對光的吸收也逐漸增加，而反射減少，這對于光刻制程會造成很大影響，尤其使得光刻制程后的套刻量測困難增加，甚至由于HM層對光的吸收導致前層套刻標記難以觀察，無法完成當層對前層的套刻量測。

因此，如何提高前層套刻標記的可見度成為本領域現階段亟需解決的技術問題。

發明內容

有鑒于此，本發明的主要目的在于提供一種標記的處理方法、套刻精度的量測方法、三維存儲器的制備方法、標記以及三維存儲器。

為達到上述目的，本發明的技術方案是這樣實現的：

本發明實施例提供了一種標記的處理方法，所述方法包括以下步驟：

提供基底結構，執行第一次光刻工藝，在所述基底結構的上表面形成第一標記，在所述基底結構的上表面具有圍繞在所述第一標記四周的頂層結構層；

從所述基底結構的上表面向下去除一定厚度的所述頂層結構層，以使所述第一標記與所述頂層結構層具有第一高度差。

上述方案中，所述形成第一標記的步驟具體包括：執行所述第一次光刻工藝，形成第一圖案化層；以所述第一圖案化層為掩膜，刻蝕所述基底結構，至少在所述頂層結構層上形成開口；在所述開口內形成所述第一標記。

上述方案中，所述第一標記的材料不同于所述頂層結構層的材料。

上述方案中，所述去除一定厚度的所述頂層結構層通過干法刻蝕工藝完成。

本發明實施例還提供了一種套刻精度的量測方法，所述方法包括以下步驟：

執行上述方案中任意一項所述標記的處理方法中的步驟；

執行第二次光刻工藝；基于所述第一標記進行套刻精度的量測。

上述方案中，所述執行第二次光刻工藝的步驟包括：

在所述基底結構的上表面上形成硬掩膜層；在進行所述套刻精度的量測時，所述硬掩膜層未被去除。

本發明實施例還提供了一種三維存儲器的制備方法，所述方法中包括上述方案中任意一項所述標記的處理方法或者上述方案中任意一項所述的套刻精度的量測方法中的步驟。

上述方案中，所述第一標記為所述三維存儲器的切割道區域內的溝道通孔。

本發明實施例還提供了一種標記，所述標記凸出于圍繞在其四周的頂層結構層，并且與所述頂層結構層具有第一高度差；所述標記用于進行套刻精度的量測，基于所述第一高度差，使得所述標記在上表面被硬掩膜層覆蓋的情況下能夠通過電子顯微鏡觀察到所述標記與所述頂層結構層之間的界限。