[發明專利]解碼方法、存儲器控制電路單元與存儲器存儲裝置

有效

• 申請號: 201910098176.8
• 申請日: 2019-01-31
• 公開（公告）號: CN111508546B
• 公開（公告）日: 2023-06-27
• 發明（設計）人: 林玉祥;嚴紹維;楊政哲;賴國欣
• 申請（專利權）人: 群聯電子股份有限公司
• 主分類號: G11C29/38
• 分類號: G11C29/38;G11C16/26
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 羅英;臧建明

1.一種解碼方法，用于可復寫式非易失性存儲器模塊，所述可復寫式非易失性存儲器模塊具有多個物理抹除單元，所述多個物理抹除單元之中的每一個物理抹除單元具有多個物理程序化單元，所述解碼方法包括：

配置多個讀取電壓類別，其中所述多個讀取電壓類別中的每一個讀取電壓類別包含多個讀取電壓組，且所述多個讀取電壓類別中的每一個讀取電壓類別具有代表讀取電壓組，其中所述代表讀取電壓組用以代表所述每一個讀取電壓類別所包含的所述多個讀取電壓組來執行解碼操作；

根據所述多個代表讀取電壓組讀取第一物理程序化單元并執行所述解碼操作以獲得多個解碼信息；

根據所述多個解碼信息選擇所述多個讀取電壓類別中的第一讀取電壓類別；以及

根據所述第一讀取電壓類別中的多個讀取電壓組讀取所述第一物理程序化單元并執行所述解碼操作。

2.根據權利要求1所述的解碼方法，其中所述多個讀取電壓類別中所述第一讀取電壓類別以外的其他讀取電壓類別不會被用來執行讀取所述第一物理程序化單元并執行所述解碼操作的運作。

3.根據權利要求1所述的解碼方法，其中所述多個讀取電壓組是根據所述可復寫式非易失性存儲器模塊的磨損程度值、數據存儲在所述可復寫式非易失性存儲器模塊的時間長度、所述可復寫式非易失性存儲器模塊的寫入溫度與讀取溫度的溫度差以及所述可復寫式非易失性存儲器模塊發生讀取干擾時的讀取次數的至少其中之一被分類。

4.根據權利要求1所述的解碼方法，其中所述多個解碼信息中的每一個解碼信息包括校驗子和或所讀取出的數據中第一比特數值的個數。

5.根據權利要求4所述的解碼方法，其中所述多個解碼信息中的第一解碼信息的校驗子和小于一第一門檻值，且所述多個解碼信息中所述第一解碼信息以外的其他解碼信息的校驗子和非小于所述第一門檻值，所述第一解碼信息用以選擇所述第一讀取電壓類別。

6.根據權利要求4所述的解碼方法，其中所述多個解碼信息中的第一解碼信息的所述第一比特數值的個數與預設數值的差小于第二門檻值，且所述多個解碼信息中所述第一解碼信息以外的其他解碼信息的所述第一比特數值的個數與所述預設數值的差非小于所述第二門檻值，所述第一解碼信息用以選擇所述第一讀取電壓類別。

7.根據權利要求6所述的解碼方法，其中所述預設數值為所述第一物理程序化單元中所存儲的數據的比特個數的一半。

8.根據權利要求1所述的解碼方法，其中所述多個讀取電壓組分布于電壓分布圖中，所述多個讀取電壓類別分別對應于所述電壓分布圖中的多個電壓分布范圍，所述多個代表讀取電壓組中的每一個代表讀取電壓組與其所屬的電壓分布范圍中其他的讀取電壓組的距離的總和為最短。

9.一種存儲器控制電路單元，用于可復寫式非易失性存儲器模塊，所述可復寫式非易失性存儲器模塊具有多個物理抹除單元，所述多個物理抹除單元之中的每一個物理抹除單元具有多個物理程序化單元，所述存儲器控制電路單元包括：

主機接口，用以電性連接至主機系統；

存儲器接口，用以電性連接至所述可復寫式非易失性存儲器模塊；以及

存儲器管理電路，電性連接至所述主機接口以及所述存儲器接口，

其中所述存儲器管理電路用以配置多個讀取電壓類別，其中所述多個讀取電壓類別中的每一個讀取電壓類別包含多個讀取電壓組，且所述多個讀取電壓類別中的每一個讀取電壓類別具有代表讀取電壓組，其中所述代表讀取電壓組用以代表所述每一個讀取電壓類別所包含的所述多個讀取電壓組來執行解碼操作，

其中所述存儲器管理電路還用以根據所述多個代表讀取電壓組讀取第一物理程序化單元并執行所述解碼操作以獲得多個解碼信息，

其中所述存儲器管理電路還用以根據所述多個解碼信息選擇所述多個讀取電壓類別中的第一讀取電壓類別，

其中所述存儲器管理電路還用以根據所述第一讀取電壓類別中的多個讀取電壓組讀取所述第一物理程序化單元并執行所述解碼操作。