[發明專利]FPGA及深度殘差網絡實現方法、系統、計算機介質

有效

• 申請號: 201910081806.0
• 申請日: 2019-01-28
• 公開（公告）號: CN109919307B
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 張新;趙雅倩;董剛
• 申請（專利權）人: 廣東浪潮大數據研究有限公司
• 主分類號: G06N3/06
• 分類號: G06N3/06;G06N3/0464;G06N3/0442;G06N3/08
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 羅滿

1.一種深度殘差網絡實現系統，其特征在于，應用于FPGA，包括：

權重緩沖模塊，用于緩存與所述FPGA連接的主機端設備發送的權重數據；

特征數據緩沖模塊，用于緩存所述主機端設備發送的特征數據和內存寫回模塊發送的數據；

內存讀取模塊，用于在每個運算時刻，在所述權重緩沖模塊中讀取目標權重數據，在所述特征數據緩沖模塊中讀取目標特征數據；

Winograd變換模塊，用于對所述目標權重數據和所述目標特征數據進行Winograd變換，得到變換權重數據和變換特征數據；以及對卷積模塊的卷積運算結果進行Winograd變換，得到變換結果；

所述卷積模塊，用于對所述變換權重數據和所述變換特征數據進行卷積運算，得到卷積運算結果；

標準化模塊，用于對所述變換結果進行標準化處理，得到標準化處理結果；

殘差模塊，用于讀取所述特征數據緩沖模塊中的第一特征數據，并對所述標準化處理結果和所述第一特征數據進行加和，得到殘差處理結果；

激活模塊，用于對所述殘差處理結果進行激活處理，得到激活處理結果；

最大池化模塊，用于對所述激活處理結果進行最大池化處理，得到最大池化處理結果；

所述內存寫回模塊，用于將所述最大池化處理結果寫回所述特征數據緩沖模塊。

2.根據權利要求1所述的系統，其特征在于，所述Winograd變換模塊包括：

第一Winograd變換單元，用于將所述目標特征數據作為所述變換特征數據；

第二Winograd變換單元，用于對所述目標權重數據進行復制，得到所述變換權重數據；

第三Winograd變換單元，用于將所述卷積運算結果作為所述變換結果。

3.根據權利要求1或2所述的系統，其特征在于，所述Winograd變換模塊進行Winograd變換的算法包括F(2，3)Winograd變換算法。

4.根據權利要求3所述的系統，其特征在于，還包括：

控制模塊，用于控制所述內存讀取模塊、所述卷積模塊、所述Winograd變換模塊、所述標準化模塊、所述殘差模塊、所述激活模塊、所述最大池化模塊及所述內存寫回模塊的工作狀態。

5.一種深度殘差網絡實現方法，其特征在于，應用于FPGA，包括：

緩存與所述FPGA連接的主機端設備發送的權重數據和特征數據；

在每個運算時刻，在緩存的所述權重數據所述特征數據中，讀取目標權重數據和目標特征數據；

對所述目標權重數據和所述目標特征數據進行Winograd變換，得到變換權重數據和變換特征數據；

對所述變換權重數據和所述變換特征數據進行卷積運算，得到卷積運算結果；

對所述卷積運算結果進行Winograd變換，得到變換結果；

對所述變換結果進行標準化處理，得到標準化處理結果；

讀取緩存的特征數據中的第一特征數據，并對所述標準化處理結果和所述第一特征數據進行加和，得到殘差處理結果；

對所述殘差處理結果進行激活處理，得到激活處理結果；

對所述激活處理結果進行最大池化處理，得到最大池化處理結果；

將所述最大池化處理結果緩存至所述特征數據的緩存區。

6.一種FPGA，其特征在于，包括：

存儲單元，用于存儲計算機程序；

處理單元，用于執行所述計算機程序時實現如權利要求5所述的深度殘差網絡實現方法的步驟。

7.一種計算機可讀存儲介質，其特征在于，應用于FPGA，所述計算機可讀存儲介質中存儲有計算機程序，所述計算機程序被處理器執行時實現如權利要求5所述的深度殘差網絡實現方法的步驟。