[發(fā)明專利]三維半導體存儲器裝置

在審

• 申請?zhí)枺?/td>: 201910074254.0
• 申請日: 2019-01-25
• 公開（公告）號: CN110085594A
• 公開（公告）日: 2019-08-02
• 發(fā)明（設計）人: 白石千;李星勛
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11551
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 尹淑梅;劉燦強

提供了一種三維半導體存儲器裝置，所述三維半導體存儲器裝置包括：柵極堆疊結構，位于基體基底上，所述柵極堆疊結構包括在與基體基底的表面垂直的方向上堆疊并且彼此分隔開的柵電極；貫通區(qū)，貫穿柵極堆疊結構并且被柵極堆疊結構圍繞；以及第一垂直通道結構和第二垂直通道結構，位于貫通區(qū)的兩側上并且貫穿柵極堆疊結構，其中，貫通區(qū)位于第一垂直通道結構和第二垂直通道結構之間。

于2018年1月26日在韓國知識產權局提交的第10-2018-0010146號且 發(fā)明名稱為“三維半導體存儲器裝置(Three-Dimensional Semiconductor Memory Device)”的韓國專利申請通過引用全部包含于此。

技術領域

實施例涉及一種三維半導體存儲器裝置。

背景技術

已經開發(fā)了包括在垂直于半導體基底的表面的方向上堆疊的柵電極的半 導體裝置。為了使得半導體裝置高度集成，已經增加了堆疊的柵電極的數量。

發(fā)明內容

可以通過提供一種三維半導體存儲器裝置來實現實施例，所述三維半導 體存儲器裝置包括：柵極堆疊結構，位于基體基底上，所述柵極堆疊結構包 括在與基體基底的表面垂直的方向上堆疊并且彼此分隔開的柵電極；貫通區(qū)， 貫穿柵極堆疊結構并且被柵極堆疊結構圍繞；以及第一垂直通道結構和第二 垂直通道結構，位于貫通區(qū)的兩側上并且貫穿柵極堆疊結構，其中，貫通區(qū) 位于第一垂直通道結構和第二垂直通道結構之間。

可以通過提供一種三維半導體存儲器裝置來實現實施例，所述三維半導 體存儲器裝置包括：第一外部階梯區(qū)和第二外部階梯區(qū)，位于基體基底上； 多個存儲器單元陣列區(qū)，位于第一外部階梯區(qū)與第二外部階梯區(qū)之間；內部 階梯區(qū)，位于所述多個存儲器單元陣列區(qū)之間；柵極堆疊結構，位于所述多 個存儲器單元陣列區(qū)中，柵極堆疊結構延伸到第一外部階梯區(qū)、第二外部階 梯區(qū)和內部階梯區(qū)；以及貫通區(qū)，在內部階梯區(qū)中貫穿柵極堆疊結構。

可以通過提供一種三維半導體存儲器裝置來實現實施例，所述三維半導 體存儲器裝置包括：柵極堆疊結構，位于基體基底上；以及貫通區(qū)，貫穿柵 極堆疊結構，貫通區(qū)被柵極堆疊結構圍繞，其中，柵極堆疊結構包括在與基 體基底的表面平行的第一方向上延伸的字線以及第一選擇線和第二選擇線， 第一選擇線和第二選擇線位于字線上，字線包括內部接觸區(qū)，內部接觸區(qū)具 有朝向貫通區(qū)沿第一方向向下步進的階梯的形狀和朝向貫通區(qū)沿第二方向向 下步進的階梯的形狀，并且第二方向平行于基體基底的表面并且垂直于第一 方向。

附圖說明

通過參照附圖詳細描述示例性實施例，特征對于本領域技術人員將是清 楚的，在附圖中：

圖1示出了根據示例實施例的三維(3D)半導體存儲器裝置的示意性框 圖；

圖2示出了根據示例實施例的3D半導體存儲器裝置的存儲器單元陣列 區(qū)的示例的電路圖；

圖3示出了根據示例實施例的3D半導體存儲器裝置的示例的平面圖；

圖4示出了根據示例實施例的3D半導體存儲器裝置的示例的透視圖；

圖5A至圖5C示出了根據示例實施例的3D半導體存儲器裝置的示例的 剖視圖；

圖6A至圖6C示出了根據示例實施例的3D半導體存儲器裝置的變型的 剖視圖；

圖7A示出了根據示例實施例的3D半導體存儲器裝置的示例的剖視圖；

圖7B示出了根據示例實施例的3D半導體存儲器裝置的示例的剖視圖；

圖8示出了根據示例實施例的3D半導體存儲器裝置的示例的剖視圖；

圖9A示出了根據示例實施例的3D半導體存儲器裝置的示例的剖視圖；