[發明專利]一種基于加速算子分裂的半隱式光源掩膜協同優化方法

有效

• 申請號: 201910053277.3
• 申請日: 2019-01-21
• 公開（公告）號: CN109709772B
• 公開（公告）日: 2021-07-02
• 發明（設計）人: 沈逸江;彭飛
• 申請（專利權）人: 廣東工業大學
• 主分類號: G03F7/20
• 分類號: G03F7/20
• 代理公司: 廣州市華學知識產權代理有限公司 44245
• 代理人: 李斌

本發明公開了一種基于加速算子分裂的半隱式光源掩膜協同優化方法，包括下述步驟：把像素化的電路板圖作為觀測點，以觀測點處的成像值等于目標值建立計算代價方程；結合約束條件，考察擴散項離散化半隱式更新方式獲得時變的圖像恢復方程，并使用AOS方法將二維矩陣的更新近似為水平和垂直方向上一維字典重塑向量更新的平均值。本發明的方法在觀測點分布處的成像能夠更快的獲得；在光源像素矩陣、掩膜像素矩陣和觀測點相同的條件下，具有更高的運算效率；在算法運算時間相同的情況下，投影光刻系統成像的效果更好。

技術領域

本發明涉及光刻分辨率增強技術中光學臨近校正領域，特別涉及基于加速算子分裂(additive operator splitting，簡稱AOS)的半隱式(semi-implicit，簡稱SI)光源掩膜協同優化(source mask co-optimization，簡稱SMO)方法。

背景技術

投影光刻系統是用于制造微米級和納米級線寬超大規模集成電路的核心設備。投影光刻系統主要由照明系統、掩膜、投影物鏡、瞳孔和涂有光刻膠的硅晶圓等部分組成，光源發出的光波照射并透過掩膜生成掩膜近場，并經過投影物鏡投影、瞳孔的低通濾波和光刻膠刻蝕把掩膜圖案轉移到硅晶圓上，但是在圖像傳遞過程中的信息丟失使得硅晶圓上的形狀發生畸變，并隨著波長的減小、數值孔徑的增大和工藝過程的復雜度提高變得越加明顯。

隨著半導體集成強度的不斷提高，光刻技術節點進入22nm節點，使用193nm的深紫外投影光刻系統在硅晶圓上印刷的圖像必須由分辨率增強技術(resolution enhancementtechniques，簡稱RETs)和光學臨近校正(optical proximity correction，簡稱OPC)去提高分辨率和保真度。SMO技術是一種常見的RETs技術，用于提高集成電路中關鍵區域的成像性能，它作為反向光刻技術(inverse lithography technology，簡稱ILT)是OPC的重要組成部分，并對優化和圖像處理技術提出了更高的要求，提出了新的計算策略來提高像素化OPC技術的計算效率。現有的像素化SMO技術將光源和掩膜視為像素圖，通過優化所有光源像素和掩膜像素的強度值、調節光源的入射角度來提高光刻成像的性能，但是優化變量數目龐大和ILT算法對優化步長的敏感極大地影響力光源和掩膜的合成效率。同時，不斷提高的電路版圖集成密度、工藝可制造性的感知和高精度的還原都進一步增加了像素化SMO技術的計算代價。因此，現有的像素化SMO技術的計算效率有待于進一步提高。

傳統的ILT方法大多是基于梯度下降的顯式更新算法，更新步長通常在0.1與0.3之間，算法速度極大地受到了限制，例如SGD method，Adam method，Adagrad method和Level-set method等。現有技術中有文獻提出并證明了一種用于提取圖像輪廓的基于AOS的SI更新方法，該方法首先將像素矩陣在水平和豎直兩個方向上重塑為一維向量用于AOS加速計算，然后采用CLMC擴散項模型，之后使用邊界條件和非線性近似獲得半隱式更新方程，使得時間步長達到了顯式更新的十倍以上，極大地提高了獲取圖像輪廓的速度。然而，該方法多用于圖像的邊緣提取，不能用于光源掩膜協同優化。

發明內容

本發明的主要目的在于克服現有技術的缺點與不足，提供基于加速算子分裂的半隱式光源掩膜協同優化方法，本發明在觀測點分布處的成像能夠更快的獲得；在光源像素矩陣、掩膜像素矩陣和觀測點相同的條件下，具有更高的運算效率；在算法運算時間相同的情況下，投影光刻系統成像的效果更好。

為了達到上述目的，本發明采用以下技術方案：

一種基于加速算子分裂的半隱式光源掩膜協同優化方法，包括下述步驟：

步驟101、初始化光源圖形J、掩膜M和目標圖形Z，得到圖形矩陣和

步驟102、選取兩組函數和變量以約束和的范圍，將和的元素均被約束在區間[01]中；

步驟103、構造自適應投影光刻矩陣，如下：