[發明專利]含有三維縱向存儲陣列的處理器

在審

• 申請號: 201910029530.1
• 申請日: 2019-01-14
• 公開（公告）號: CN111326191A
• 公開（公告）日: 2020-06-23
• 發明（設計）人: 張國飆
• 申請（專利權）人: 杭州海存信息技術有限公司
• 主分類號: G11C16/04
• 分類號: G11C16/04;H01L27/11578
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種實現一非算術函數函數的三維處理器(100)，其特征在于含有：

一半導體襯底(0)；

多個計算單元(100aa,…100mn)，每個所述計算單元(100ij)含有至少一三維縱向存儲（3D-M_V）陣列(170)和一算術邏輯電路（ALC）(180)，所述3D-M_V陣列(170)存儲所述非算術函數的至少部分查找表（LUT），所述ALC (180)對所述LUT的至少部分數據進行算術運算；

所述ALC (180)位于所述半導體襯底(0)中，所述3D-M_V陣列(170)堆疊在所述ALC (180)之上并與所述ALC (180)通過多個芯片內連接(160)電耦合。

2.一種實現一組合函數的三維處理器(100)，其特征在于含有：

一半導體襯底(0)；

第一三維縱向存儲（3D-M_V）陣列(170Q或170S)和第二3D-M_V陣列(170R或170T)，所述第一3D-M_V陣列(170Q或170S)存儲第一非算術函數的至少部分第一查找表（LUT），所述第二3D-M_V陣列(170R或170T)存儲第二非算術函數的至少部分第二LUT；

一算術邏輯電路（ALC）(180)，所述ALC (180)對所述第一LUT或第二LUT的至少部分數據進行算術運算；

所述ALC (180)位于所述半導體襯底(0)中，所述第一和第二3D-M_V陣列(170Q, 170R或170S, 170T) 堆疊在所述ALC (180)之上并與所述ALC (180)通過多個芯片內連接(160)電耦合；

所述組合函數是所述第一和第二非算術函數的一種組合。

3.根據權利要求2所述的三維處理器(100)，其特征還在于：所述第一LUT包括該非算術函數的函數值，所述第二LUT包括該非算術函數的導數值。

4.根據權利要求2所述的三維處理器(100)，其特征還在于：所述組合函數是所述第一和第二非算術函數的復合函數。

5.根據權利要求1-4所述的三維處理器(100)，其特征還在于：所述非算術函數、所述第一非算術函數、所述第二非算術函數包含的運算多于所述ALC (180)支持的算術運算。

6.根據權利要求1-4所述的三維處理器(100)，其特征還在于：所述非算術函數、所述第一非算術函數、所述第二非算術函數不能表達為所述ALC (180)支持的算術運算的一種組合。

7.一種實現一非算術模型三維處理器(100)，其特征在于含有：

一半導體襯底(0)；

多個計算單元(100aa,…100mn)，每個所述計算單元(100ij)含有至少一三維縱向存儲（3D-M_V）陣列(170)和一算術邏輯電路（ALC）(180)，所述3D-M_V陣列(170)存儲所述非算術模型的至少部分查找表（LUT），所述ALC (180)對所述LUT的至少部分數據進行算術運算；

所述ALC (180)位于所述半導體襯底(0)中，所述3D-M_V陣列(170)堆疊在所述ALC (180)之上并與所述ALC (180)通過多個芯片內連接(160)電耦合。

8.根據權利要求7所述的三維處理器(100)，其特征還在于：所述非算術模型包含的運算多于所述ALC (180)支持的算術運算。

9.根據權利要求7所述的三維處理器(100)，其特征還在于：所述非算術模型不能表達為所述ALC (180)支持的算術運算的一種組合。

10.根據權利要求7所述的三維處理器(100)，其特征還在于：所述非算術模型包括原始測量數據、和/或平滑后的測量數據。