[發(fā)明專利]具有改進的跨溫度可靠度與讀取性能的存儲器

有效

• 申請?zhí)枺?/td>: 201880100659.0
• 申請日: 2018-12-28
• 公開（公告）號: CN113366571B
• 公開（公告）日: 2022-08-09
• 發(fā)明（設計）人: 譚華;J·E·吳;朱盈穎;楊惠;周波
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C11/417
• 分類號: G11C11/417
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

1.一種存儲器裝置，其包括：

存儲器陣列，其包含存儲器胞元；

溫度感測電路；及

存儲器控制單元，其可操作地耦合到所述存儲器陣列且包含處理器，所述處理器經(jīng)配置以：

從所述溫度感測電路接收溫度信息；

當所述溫度信息指示在第一溫度范圍內的操作溫度時，使用包含第一數(shù)目個電壓階躍的編程算法根據(jù)第一閾值電壓分布來發(fā)起用數(shù)據(jù)編程所述存儲器胞元；及

當所述溫度信息指示在第二溫度范圍內的操作溫度時，使用具有第二增大數(shù)目個電壓階躍的編程算法根據(jù)第二閾值電壓分布來發(fā)起用數(shù)據(jù)編程所述存儲器胞元，其中具有所述第二閾值電壓分布的所述編程通過在具有所述第二增大數(shù)目個電壓階躍的所述編程算法中省略所述個電壓階躍中的一個或多個而從所述第一閾值電壓分布增大經(jīng)編程閾值電壓之間的讀取電壓邊限。

2.根據(jù)權利要求1所述的存儲器裝置，

其中所述第一溫度范圍是中間溫度范圍，且所述第二溫度范圍包含具有高于所述中間溫度范圍的溫度的高溫度范圍及低于所述中間溫度范圍的溫度的低溫度范圍；且

其中所述處理器經(jīng)配置以：

當所述溫度信息指示在所述中間溫度范圍內的操作溫度時，使用所述第一閾值電壓分布來發(fā)起用數(shù)據(jù)編程所述存儲器胞元；

當所述溫度信息指示在所述高溫度范圍內的操作溫度時，使用所述第二閾值電壓分布來發(fā)起用數(shù)據(jù)編程所述存儲器胞元；及

當所述溫度信息指示在所述低溫度范圍內的操作溫度時，使用所述第二閾值電壓分布或第三閾值電壓分布來發(fā)起用數(shù)據(jù)編程所述存儲器胞元。

3.根據(jù)權利要求1所述的存儲器裝置，其中所述處理器經(jīng)配置以：

當所述溫度信息指示在所述第一溫度范圍內的操作溫度時，使用包含所述第一數(shù)目個電壓階躍的所述編程算法來發(fā)起將所述存儲器胞元編程到第一數(shù)目個閾值電壓；及

當所述溫度信息指示在所述第二溫度范圍內的操作溫度時，使用具有所述第二增大數(shù)目個電壓階躍的所述編程算法來發(fā)起將所述存儲器胞元編程到所述第一數(shù)目個閾值電壓，且所述第二增大數(shù)目個電壓階躍中的一或多者未用于具有所述第二增大數(shù)目個電壓階躍的所述編程算法中。

4.根據(jù)權利要求1所述的存儲器裝置，其包含：

數(shù)/模轉換器電路，其經(jīng)配置以編程一或多個存儲器胞元的閾值電壓；且

其中所述處理器經(jīng)配置以在所述溫度信息指示所述操作溫度在所述第二溫度范圍內時使用比所述溫度信息指示所述第一溫度范圍時數(shù)目增大的數(shù)/模轉換器階躍來發(fā)起編程所述一或多個存儲器胞元。

5.根據(jù)權利要求4所述的存儲器裝置，其中所述處理器經(jīng)配置以在所述溫度信息指示所述操作溫度在所述第二溫度范圍內時使用比所述溫度信息指示所述操作溫度在所述第一溫度范圍內時更小的所述數(shù)/模轉換器電路的階躍大小來發(fā)起編程所述一或多個存儲器胞元。

6.根據(jù)權利要求1所述的存儲器裝置，其中所述處理器經(jīng)配置以在所述溫度信息指示所述操作溫度在所述第二溫度范圍內時使用比所述溫度信息指示所述操作溫度在所述第一溫度范圍時數(shù)目增大的編程脈沖來發(fā)起編程所述存儲器胞元。

7.根據(jù)權利要求1所述的存儲器裝置，其中所述第二閾值電壓分布包含比所述第一閾值電壓分布增大的閾值電壓之間的邊限。

8.一種操作存儲器裝置的方法，所述方法包括：

接收寫入操作的指示以用數(shù)據(jù)編程所述存儲器裝置的存儲器陣列的存儲器胞元；

在所述存儲器裝置處接收溫度信息；及

當所述溫度信息指示在第一溫度范圍內的操作溫度時，使用包含第一數(shù)目個電壓階躍的編程算法根據(jù)第一閾值電壓分布來用數(shù)據(jù)編程所述存儲器陣列的存儲器胞元，且當所述溫度信息指示在第二溫度范圍內的操作溫度時，使用具有第二增大數(shù)目個電壓階躍的編程算法根據(jù)第二閾值電壓分布通過用數(shù)據(jù)編程所述存儲器陣列的所述存儲器胞元而從所述第一閾值電壓分布增大經(jīng)編程閾值電壓之間的讀取電壓邊限，且在具有所述第二增大數(shù)目個電壓階躍的所述編程算法中省略所述第二增大數(shù)目個電壓階躍中的一個或多個。