[發明專利]半導體裝置的制造方法及膜狀粘接劑

有效

• 申請號: 201880087166.8
• 申請日: 2018-01-30
• 公開（公告）號: CN111630641B
• 公開（公告）日: 2023-05-02
• 發明（設計）人: 山崎智陽;中村祐樹;橋本慎太郎;菊地健太;舛野大輔
• 申請（專利權）人: 昭和電工材料株式會社
• 主分類號: H01L21/52
• 分類號: H01L21/52;C09J7/10;C09J7/30;C09J11/00;C09J133/00;C09J163/00;H01L21/50;H01L23/29;H01L23/31;H01L25/065;H01L25/07;H01L25/18
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 白麗

本發明涉及一種半導體裝置的制造方法，其具備以下工序：介由第一導線將第一半導體元件電連接于基板上的第一芯片接合工序；在面積大于第一半導體元件的第二半導體元件的單面上粘貼150℃下的剪切彈性模量為1.5MPa以下的膜狀粘接劑的層壓工序；以及通過按照膜狀粘接劑覆蓋第一半導體元件的方式載置粘貼有膜狀粘接劑的第二半導體元件，并對膜狀粘接劑進行壓接，從而將第一導線及第一半導體元件埋入膜狀粘接劑中的第二芯片接合工序。

技術領域

本發明涉及半導體裝置的制造方法及膜狀粘接劑。

背景技術

已知能夠將半導體裝置中的基板的布線、附設在半導體芯片上的導線等所導致的凹凸填充、可以獲得導線埋入型的半導體裝置的粘接片材(例如專利文獻1及2)。該粘接片材為了在凹凸填充時顯現高的流動性，作為主成分含有熱固化性成分。

近年來，這種導線埋入型的半導體裝置的動作的高速化受到重視。一直以來，在層疊形成的半導體元件的最上段配置有控制半導體裝置動作的控制器芯片，但為了實現動作的高速化，開發了在最下段配置有控制器芯片的半導體裝置的封裝體技術。作為這種封裝體的一個方式，將壓接多段層疊的半導體元件中第2段半導體元件時所使用的膜狀粘接劑增厚、在該膜狀粘接劑內部埋入控制器芯片的封裝體受到注目。對這種用途中使用的膜狀粘接劑要求具有能夠將控制器芯片、連接于控制器芯片的導線、基板表面的凹凸引起的高度差等埋入的高流動性。

現有技術文獻

專利文獻

專利文獻1：國際公開第2005/103180號

專利文獻2：日本特開2009-120830號公報

發明內容

發明要解決的技術問題

但是，如專利文獻1及2所記載的粘接片材那樣使用特征在于僅固化前的流動性高的粘接片材時，隨著半導體元件的薄型化，具有在固化后、半導體裝置整體易于翹曲的問題。另外，當在使用了該粘接片材的壓接時產生空隙時，具有難以在現有的工序內將其除去的問題。因此，為了確保所得半導體裝置的連接可靠性，現狀是需要進一步的探討。此外，特別是對于后者的空隙的除去，通過另外設置利用加壓烤箱等進行加熱及加壓的工序，能夠大致解決。但是，由于工序數的增加，與常用品種相比，交付周期(lead?time)會增大。

因此，本發明的目的在于提供能夠獲得在抑制交付周期的增大的同時、連接可靠性優異的半導體裝置的半導體裝置制造方法。本發明的目的還在于提供該制造方法中使用的膜狀粘接劑。

用于解決技術問題的手段

本發明提供一種半導體裝置的制造方法，其具備以下工序：介由第一導線將第一半導體元件電連接于基板上的第一芯片接合工序；在面積大于第一半導體元件的第二半導體元件的單面上粘貼150℃下的剪切彈性模量為1.5MPa以下的膜狀粘接劑的層壓工序；以及通過按照膜狀粘接劑覆蓋第一半導體元件的方式載置粘貼有膜狀粘接劑的第二半導體元件，并對膜狀粘接劑進行壓接，從而將第一導線及第一半導體元件埋入膜狀粘接劑中的第二芯片接合工序。

根據本發明，能夠獲得在抑制交付周期的增大的同時、連接可靠性優異的半導體裝置。更具體地說，通過使用150℃下的剪切彈性模量為1.5MPa以下的膜狀粘接劑，可以利用之后工序的密封工序將特別是第二芯片接合工序中產生的空隙(空孔)消除。由此，不需要另外設置用于消除空隙的特別的工藝，交付周期不會增大。

本發明中，150℃下的剪切彈性模量如下獲得：一邊以頻率1Hz對膜狀粘接劑賦予5％的變形，一邊以5℃/分鐘的升溫速度從室溫升溫至125℃并保持1小時，之后以5℃/分鐘的升溫速度進一步升溫至150℃并保持45分鐘，之后使用動態粘彈性測定裝置進行測定，從而獲得。