[發(fā)明專利]半導(dǎo)體器件以及制造半導(dǎo)體器件的方法有效
| 申請?zhí)枺?/td> | 201880085524.1 | 申請日: | 2018-12-03 |
| 公開(公告)號: | CN111566802B | 公開(公告)日: | 2023-10-10 |
| 發(fā)明(設(shè)計)人: | 杰弗里·史密斯;蘇巴迪普·卡爾 | 申請(專利權(quán))人: | 東京毅力科創(chuàng)株式會社 |
| 主分類號: | H01L21/8238 | 分類號: | H01L21/8238;H01L21/306;H01L27/092 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 劉雯鑫;喬圖 |
| 地址: | 日本*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體器件 以及 制造 方法 | ||
1.一種制造半導(dǎo)體器件的方法,包括:
提供襯底,所述襯底上具有基礎(chǔ)鰭片結(jié)構(gòu),所述基礎(chǔ)鰭片結(jié)構(gòu)包括:
第一堆疊部,其用于形成第一環(huán)繞式柵極(GAA)晶體管的溝道,所述第一堆疊部包括第一溝道材料,
第二堆疊部,其用于形成第二GAA晶體管的溝道,所述第二堆疊部包括第二溝道材料,以及
犧牲部,其將設(shè)置在第二犧牲材料的上部與下部之間的所述第一堆疊部與所述第二堆疊部分開,使得所述第一溝道材料、所述第二溝道材料和犧牲材料在所述基礎(chǔ)鰭片結(jié)構(gòu)的側(cè)面處露出,其中,所述第一溝道材料、所述第二溝道材料和所述犧牲材料具有彼此不同的化學(xué)組成;
使所述基礎(chǔ)鰭片結(jié)構(gòu)的側(cè)面露出以進行各向同性蝕刻處理,所述各向同性蝕刻處理相對于所述第一溝道材料、所述第二溝道材料和所述犧牲材料中其他兩種選擇性地對所述第一溝道材料、所述第二溝道材料和所述犧牲材料中的一種進行蝕刻;以及
分別在所述第一溝道材料和所述第二溝道材料周圍形成第一GAA柵極結(jié)構(gòu)和第二GAA柵極結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的方法,其中,所述第一溝道材料為Si,所述第二溝道材料為SiGe,以及所述犧牲材料為摻雜的Si。
3.根據(jù)權(quán)利要求2所述的方法,其中,所述第一溝道材料提供NMOS溝道,以及所述第二溝道材料提供PMOS溝道。
4.根據(jù)權(quán)利要求1所述的方法,其中,所述露出包括沿寬度方向相對于所述第二溝道材料和所述犧牲材料選擇性地對所述第一溝道材料進行蝕刻以形成豎直定向的第一溝道部。
5.根據(jù)權(quán)利要求4所述的方法,其中,所述第一溝道部是所述第一溝道材料的單層,以及第二溝道部是所述第二溝道材料的單層,第一溝道材料的層沿高度方向比第二溝道材料的層厚。
6.根據(jù)權(quán)利要求4所述的方法,其中,所述第一溝道部是所述第一溝道材料的單層,以及所述第二溝道部包括所述第二溝道材料的多個層,所述第二溝道材料的多個層由所述犧牲材料的層沿高度方向?qū)⒈舜朔珠_,所述第一溝道材料的單層沿所述高度方向比所述第二溝道材料的任意層厚。
7.根據(jù)權(quán)利要求1所述的方法,其中,所述第一溝道部包括所述第一溝道材料的多個層,所述第一溝道材料的多個層由所述犧牲材料的層沿高度方向?qū)⒈舜朔珠_,以及所述第二溝道部包括所述第二溝道材料的多個層,所述第二溝道材料的多個層由所述犧牲材料的層沿高度方向?qū)⒈舜朔珠_。
8.根據(jù)權(quán)利要求1所述的方法,還包括沿所述長度對所述鰭片結(jié)構(gòu)進行切割以形成多個分開的鰭片結(jié)構(gòu),每個鰭片結(jié)構(gòu)具有使所述第一溝道材料、所述第二溝道材料和所述犧牲材料的端部露出的切割端部。
9.根據(jù)權(quán)利要求8所述的方法,其中,所述露出包括使所述切割端部露出以進行各向同性蝕刻處理,以沿長度方向選擇性地對所述犧牲材料進行蝕刻,使得所述犧牲材料相對于所述第一溝道材料和所述第二溝道材料形成凹部。
10.根據(jù)權(quán)利要求8所述的方法,還包括在所述凹部中沉積柵極間隔件介電材料。
11.根據(jù)權(quán)利要求1所述的方法,其中,所述露出包括相對于所述第一溝道材料和所述第二溝道材料選擇性地蝕刻掉所有犧牲材料,使得所述第一溝道材料和所述第二溝道材料從所述鰭片結(jié)構(gòu)釋放。
12.根據(jù)權(quán)利要求1所述的方法,其中,所述形成柵極結(jié)構(gòu)包括:
圍繞所述第一溝道部形成第一柵極結(jié)構(gòu),以及
圍繞所述第二溝道部形成第二柵極結(jié)構(gòu)。
13.根據(jù)權(quán)利要求12所述的方法,其中,所述形成第一柵極結(jié)構(gòu)包括:
在所述第一溝道部周圍形成NMOS柵極結(jié)構(gòu),以及
在所述第二溝道部周圍形成PMOS柵極結(jié)構(gòu)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于東京毅力科創(chuàng)株式會社,未經(jīng)東京毅力科創(chuàng)株式會社許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201880085524.1/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





