[發明專利]包括堆疊的半導體芯片的CMOS圖像傳感器和包括超晶格的讀出電路系統及相關方法

在審

• 申請號: 201880085300.0
• 申請日: 2018-12-14
• 公開（公告）號: CN111542925A
• 公開（公告）日: 2020-08-14
• 發明（設計）人: 陳儀安;A·胡薩因;武內英樹
• 申請（專利權）人: 阿托梅拉公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 秦晨

CMOS圖像傳感器可以包括第一半導體芯片和第二半導體芯片，其中第一半導體芯片包括圖像傳感器像素的陣列和電連接到它的讀出電路系統，第二半導體芯片在堆疊中耦合到第一半導體芯片并且包括電連接到讀出電路系統的圖像處理電路系統。讀出電路系統可以包括多個晶體管，每個晶體管包括間隔開的源極區域和漏極區域、在源極區域和漏極區域之間延伸的超晶格溝道，以及包括在超晶格溝道上的柵極絕緣層和在柵極絕緣層上的柵極電極的柵極。

技術領域

本公開一般而言涉及半導體器件，并且更具體而言，涉及CMOS結構以及相關的電路和方法。

背景技術

已經提出了增強半導體器件的性能的結構和技術，諸如通過增強電荷載流子的移動性。例如，授予Currie等人的美國專利申請No.2003/0057416公開了硅、硅鍺和松弛硅的應變材料層，并且還包括無雜質的區，否則雜質會造成性能降級。在上部硅層中產生的雙軸應變更改了載流子移動性，從而實現了更高速度和/或更低功率的器件。授予Fitzgerald等人的已公開美國專利申請No.2003/0034529公開了也基于類似的應變硅技術的CMOS反相器。

授予Takagi的美國專利No.6,472,685B2公開了一種半導體器件，其包括硅和夾在硅層之間的碳層，使得第二硅層的導帶和價帶接受拉伸應變。有效質量較小并且已經由施加到柵電極的電場感應出的電子被限制在第二硅層中，因此，斷言n溝道MOSFET具有更高的移動性。

搜與Ishibashi等人的美國專利No.4,937,204公開了一種超晶格，其中交替地且外延生長其中少于八個單層并且包含分數的或二元的或二元化合物半導體層的多層。主電流流動的方向垂直于超晶格的層。

授予Wang等人的美國專利No.5,357,119公開了通過減少超晶格中的合金散射而獲得的具有更高移動性的Si-Ge短周期超晶格。沿著這些思路，授予Candelaria的美國專利No.5,683,934公開了一種增強移動性的MOSFET，該MOSFET包括溝道層，該溝道層包括以將溝道層置于拉伸應變下的百分比交替存在于硅晶格中的硅合金和第二材料。

授予Tsu的美國專利No.5,216,262公開了一種量子阱結構，其包括兩個勢壘區域和夾在勢壘之間的外延生長的薄半導體層。每個勢壘區域由交替的SiO₂/Si層組成，其厚度一般在二到六個單層的范圍內。在勢壘層之間夾有厚得多的硅部分。

Tsu于2000年9月6日在Applied Physics and Materials ScienceProcessing第391-402頁在線發表的標題為“Phenomena in silicon nanostructure devices”的文章公開了硅和氧的半導體原子超晶格(SAS)。公開了在硅量子和發光器件中有用的Si/O超晶格。特別地，構造并測試了綠色電致發光二極管結構。二極管結構中的電流流動是垂直的，即，垂直于SAS的層。所公開的SAS可以包括被諸如氧原子和CO分子之類的吸附物質隔開的半導體層。超出被吸附的氧單層的硅生長被描述為具有相當低缺陷密度的外延生長。一種SAS結構包括1.1nm厚的硅部分，該部分大約為八個原子硅層，而另一種結構的硅厚度是該硅厚度的兩倍。發表在Physical Review Letters第89卷第7期(2002年8月12日)上的Luo等人的標題為“Chemical Design of Direct-Gap Light-Emitting Silicon”的文章進一步討論了Tsu的發光SAS結構。

授予Wang、Tsu和Lofgren的已公開國際申請WO 02/103,767A1公開了由薄硅和氧、碳、氮、磷、銻、砷或氫形成的勢壘層構造塊，由此超過四個數量級進一步減少了垂直流過晶格的電流。絕緣層/勢壘層允許在絕緣層旁邊沉積低缺陷外延硅。