[發明專利]具有改善的連接性的多層電子設備及其制造方法

在審

• 申請號: 201880076107.0
• 申請日: 2018-10-22
• 公開（公告）號: CN111433869A
• 公開（公告）日: 2020-07-17
• 發明（設計）人: M.貝羅利尼;M.柯克;P.拉文德拉納撒
• 申請（專利權）人: 阿維科斯公司
• 主分類號: H01G4/30
• 分類號: H01G4/30;H01G2/06;H05K3/34
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王冉

公開了一種用于制造多層電子設備的方法。該方法可以包括：將絲網印刷掩模放置在支撐材料層上；以及使用絲網印刷掩模在支撐材料層上印刷導電圖案。導電圖案包括多個電極形狀，其包括相應的中央擴大部分。該方法包括沿著與中央擴大部分相交的多個切割線切割支撐材料和導電圖案層，使得多個電極形狀中的至少一個沿著切割寬度被分成一對電極。切割寬度指示與切割線中的至少一條相關聯的切割精度。

相關申請的交叉引用

本申請要求申請日為2017年10月23日的美國臨時專利申請序列號62/575,626的提交權益，其全部內容通過引用合并于此。

技術領域

本主題總體上涉及用于多層電子部件的改進的部件形成。更具體地，本主題涉及在電極和端子部之間具有改善的連接性的多層電子設備及其制造方法。

背景技術

許多現代電子部件被封裝為單片設備，并且可以在單個芯片封裝內包括單個部件或多個部件。這種單片設備的一個具體示例是多層電容器或電容器陣列，并且相對于所公開的技術特別感興趣的是具有交錯對插的內部電極層和對應的電極接線片的多層電容器。包括交錯對插電容器(IDC)技術特征的多層電容器的示例可以在美國專利4,831,494(Arnold等人)，5,880,925(DuPré等人)和6,243,253B1(DuPré等人)中找到。其他單片電子部件對應于將多個無源部件集成到單個芯片結構中的設備。這樣的集成無源部件可以提供以多層構造形成并且被包裝為單片電子設備的電阻器、電容器、電感器和/或其他無源部件的選定組合。

在已知的示例性組裝方法中，已經通過提供從先前制備的陶瓷材料的延長長度或帶子切下的陶瓷介電片的各個片材來形成多層電容器。通過多組電極圖案，各個片材絲網印刷有電極油墨。然后將印刷的片材堆疊成多層，然后層壓到通常稱為墊的固體層中。然后可以將墊切割成各個多層部件，并且可以執行多層部件的進一步處理，例如燒結墊和端接各個部件。部件的端接可包括施加金屬漆，以使其與先前絲網印刷的電極中的選定電極接觸，然后進行另一次焙燒，以將金屬漆端接材料固定至電容器。

在制造過程中，在將墊切割成各個部件之后以及在形成端子部之前，可以在部件上施加非導電涂層以保護和/或電隔離設備的內部元件(例如，電極和介電層)。然而，這種非導電涂層一旦形成，可能會無意地涂覆被配置為與端子部電連接的電極的暴露部分。

此外，電子部件尺寸的不斷縮小可能使沿著預定切割線將墊精確切割成各個多層部件變得困難。切割操作的未對準可能會導致部件缺陷(例如，端子部之間發生電氣短路)，或者可能導致部件性能下降。例如，切割未對準可能導致某些電極與端子部斷開連接。這可能不希望地減小多層電容器的電容或增加壓敏電阻的泄漏電流。但是，檢查這種多層部件的切割位置需要進行破壞性測試。例如，因為電極層被隱藏在結構內，所以確定切割操作的精度需要研磨或以其他方式去除部件的一部分以目視檢查內部結構。這種破壞性測試既昂貴又效率低下。

因此，在本領域中具有改善的電連接性的多層部件及其制造方法將受到歡迎。

發明內容

鑒于現有技術中遇到的并且由本主題解決的公認特征，已經開發了改進的多層電子設備及其制造方法。

根據本發明的一個實施例，公開了一種用于制造多層電子設備的方法。該方法可以包括：將絲網印刷掩模放置在支撐材料層上；以及使用絲網印刷掩模在支撐材料層上印刷導電圖案。導電圖案可以包括多個電極形狀，其包括相應的中央擴大部分。該方法可以包括沿著與中央擴大部分相交的多個切割線切割支撐材料層和導電圖案，使得多個電極形狀中的至少一個沿著切割寬度被分成一對電極。切割寬度可以指示與切割線中的至少一條相關聯的切割精度。