[發明專利]具有其基本矩陣中相鄰行的兩兩正交性的QC-LDPC碼的編碼和解碼有效
| 申請號: | 201880037175.6 | 申請日: | 2018-06-08 |
| 公開(公告)號: | CN110710111B | 公開(公告)日: | 2020-11-17 |
| 發明(設計)人: | T·理查森;J·B·索里阿加;S·庫得卡爾;G·薩奇斯 | 申請(專利權)人: | 高通股份有限公司 |
| 主分類號: | H03M13/11 | 分類號: | H03M13/11 |
| 代理公司: | 永新專利商標代理有限公司 72002 | 代理人: | 趙騰飛 |
| 地址: | 美國加*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 基本 矩陣 相鄰 正交 qc ldpc 編碼 解碼 | ||
1.一種用于無線通信的裝置,包括:
接收機,被配置為經由位于所述接收機附近的一個或多個天線元件通過無線信道根據無線電技術接收碼字;以及
至少一個處理器,所述至少一個處理器與存儲器耦合,并且包括被配置為基于低密度奇偶校驗(LDPC)碼來對所述碼字進行解碼以產生信息比特集合的解碼器電路,其中:
所述LDPC碼被存儲在所述存儲器中,并且由具有對應于基本圖的變量節點的第一數量的列和對應于所述基本圖的校驗節點的第二數量的行的基本矩陣來定義,以及
對于所述第一數量的列中的每一列,在所述第二數量的行的最后部分中所有相鄰行是正交的。
2.根據權利要求1所述的裝置,其中,所述基本矩陣中的元對應于所述基本圖的所述變量節點與所述校驗節點之間的、與基本矩陣中的元相關聯的邊。
3.根據權利要求2所述的裝置,其中,所述基本矩陣中的元包括循環整數提升值。
4.根據權利要求2所述的裝置,其中,在所述第一數量的列中的每一列中,所述行的所述最后部分中的每一對相鄰正交行中的最多一行具有元。
5.根據權利要求1所述的裝置,其中,所述行的所述最后部分至少包括所述基本矩陣的底部21行。
6.根據權利要求1所述的裝置,其中,所述存儲器被配置為存儲所述LDPC碼的至少一部分。
7.根據權利要求1所述的裝置,其中,所述至少一個處理器包括分層解碼器。
8.根據權利要求1所述的裝置,其中,所述至少一個處理器被配置為基于解碼調度來對所述碼字進行解碼。
9.根據權利要求8所述的裝置,其中,所述解碼調度包括通過如下來基于所述LDPC碼對所述碼字進行解碼:在所述基本矩陣中逐行地順序地進行解碼,或對所述基本矩陣中的行進行成對同時解碼。
10.根據權利要求9所述的裝置,其中,所述至少一個處理器被配置為:從所述最后部分中的任何三個連續行中的兩個兩行組合中進行選擇以用于所述解碼調度的所述成對同時解碼。
11.根據權利要求9所述的裝置,其中,逐列地執行所述解碼。
12.根據權利要求8所述的裝置,其中,所述解碼調度包括:跳過對所述基本矩陣的不包含相關元的部分的解碼。
13.根據權利要求1所述的裝置,其中,所述LDPC碼包括提升的LDPC碼。
14.根據權利要求1所述的裝置,其中:
所述碼字包括經打孔的碼字,
所述至少一個處理器還包括:被配置為對所述碼字進行解打孔的解打孔器,以及
所述解碼包括:對解打孔的碼字進行解碼。
15.一種用于無線通信的裝置,包括:
至少一個處理器,所述至少一個處理器與存儲器耦合,并且包括被配置為基于低密度奇偶校驗(LDPC)碼來對信息比特集合進行編碼以產生碼字的編碼器電路,其中:
所述LDPC碼被存儲在所述存儲器中,并且由具有對應于基本圖的變量節點的第一數量的列和對應于所述基本圖的校驗節點的第二數量的行的基本矩陣來定義,以及
對于所述第一數量的列中的每一列,在所述第二數量的行的最后部分中所有相鄰行是正交的;以及
發射機,所述發射機被配置為經由布置在所述發射機附近的一個或多個天線元件通過無線信道根據無線電技術傳送所述碼字。
16.根據權利要求15所述的裝置,其中,所述基本矩陣中的元對應于所述基本圖的所述變量節點與所述校驗節點之間的、與所述基本矩陣中的元相關聯的邊。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于高通股份有限公司,未經高通股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201880037175.6/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





