[發明專利]優化用于產品單元的多階段處理的裝置

有效

• 申請號: 201880021072.0
• 申請日: 2018-02-22
• 公開（公告）號: CN110494865B
• 公開（公告）日: 2023-05-09
• 發明（設計）人: J·尼杰;A·雅瑪;D·格科勞;G·特斯洛吉安尼斯;R·J·范維杰克;陳子超;F·R·斯佩林格;S·羅伊;C·D·格勞維斯特拉
• 申請（專利權）人: ASML荷蘭有限公司
• 主分類號: G03F7/20
• 分類號: G03F7/20
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 呂世磊

一種優化用于諸如晶片等產品單元的多階段處理的裝置的方法，該方法包括：(a)接收對象數據(210，230)，對象數據(210，230)表示跨晶片(204，224)測量(206，208)的并且與晶片的不同處理階段相關聯的一個或多個參數；(b)確定跨晶片的對象數據的變化的指印(213，234)，這些指印與晶片的相應的不同處理階段相關聯。指印可以通過針對相應的每個不同階段使用主成分分析將對象數據分解(212，232)成成分來確定；(c)分析(246)指印在不同階段的共性以產生共性結果；以及(d)基于共性結果優化(250?258)用于處理(262)產品單元的裝置。

相關申請的交叉引用

本申請要求于2017年3月27日提交的EP/US申請17163147.6的優先權，其全部內容通過引用并入本文。

技術領域

本發明涉及一種優化用于產品單元的多階段處理的裝置的方法，該裝置可用于例如通過光刻技術制造器件。已經開發了該方法的多階段工藝的示例是多層光刻工藝，其包括使用光刻設備將圖案從圖案形成裝置轉移到襯底產品單元上的一個或多個步驟。本發明還涉及相關的計算機程序和計算機程序產品、以及計算機設備。

背景技術

光刻設備是一種將期望的圖案施加到襯底上(通常施加到襯底的目標部分上)的機器。例如，光刻設備可以用于制造集成電路(IC)。在這種情況下，可以使用圖案形成裝置(替代地稱為掩模或掩模版)來生成要形成在IC的單獨層上的電路圖案。該圖案可以轉移到襯底(例如，硅晶片)上的目標部分(例如，包括一部分、一個或幾個裸片)上。圖案的轉移通常通過成像到設置在襯底上的輻射敏感材料(抗蝕劑)層上來進行。通常，單個襯底將包含相繼被圖案化的相鄰目標部分的網絡。這些目標部分通常稱為“場”。晶片通過半導體制造設施(fab)中的各種設備分批或批量處理。集成電路逐層構建，其中光刻步驟由光刻設備在每個層處執行并且其他制造工藝在光刻步驟之間執行。

在成像步驟之前，使用各種化學和/或物理處理步驟來形成和制備用于圖案化的層。在成像步驟限定圖案之后，進一步的化學和/或物理處理步驟處理圖案以產生集成電路的功能特征。在多層工藝中重復成像和處理步驟以構建集成電路。

圖案在襯底上的精確布局是減小電路部件和可以通過光刻產生的其他產品的尺寸的主要挑戰。特別地，準確地測量已經鋪設的襯底上的特征的挑戰是能夠以足夠精確的方式將相繼的特征層對準以產生具有高產量的工作器件的關鍵步驟。通常，所謂的套刻在當今的亞微米半導體器件中應當在幾十納米內實現，在最關鍵的層中可以降到幾納米。

因此，現代光刻設備涉及在目標位置處實際曝光或以其他方式圖案化襯底的步驟之前的廣泛測量或“映射”操作。已經并且將繼續開發所謂的高級對準模型，以更精確地建模和校正由處理步驟和/或光刻設備本身引起的晶片“柵格”的非線性失真。然而，并非所有失真在曝光期間都是可校正的，并且追蹤和消除盡可能多的這種失真的原因仍然很重要。

現代多層光刻工藝和產品非常復雜，以至于由于加工引起的問題很難追溯到根本原因。因此，監測晶片完整性和設計適當的校正策略是一項耗時且費力的工作。

國際專利申請WO?2015049087公開了一種獲得與工業過程有關的診斷信息的方法，該專利申請通過引用整體并入本文。在執行光刻工藝期間的階段進行對準數據或其他測量以獲得對象數據，對象數據表示在空間上跨每個晶片分布的點處測量的位置偏差或其他參數。套刻和對準殘差通常示出跨晶片的圖案，稱為指印。該對象數據用于通過執行多變量分析以將在多維空間中表示晶片的矢量集分解為一個或多個成分矢量來獲得診斷信息。使用成分矢量提取關于工業過程的診斷信息。可以基于所提取的診斷信息來控制后續晶片的工業過程的性能。