[發(fā)明專利]等離子體處理裝置及等離子體處理方法

在審

• 申請?zhí)枺?/td>: 201880005229.0
• 申請日: 2018-10-26
• 公開（公告）號: CN111373511A
• 公開（公告）日: 2020-07-03
• 發(fā)明（設(shè)計）人: 巖瀨拓;荒瀨高男;寺倉聰志;渡邊勇人;森政士
• 申請（專利權(quán)）人: 株式會社日立高新技術(shù)
• 主分類號: H01L21/3065
• 分類號: H01L21/3065
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 李國華

為了實現(xiàn)在改善前端變細(xì)的形狀的同時抑制蝕刻速率下降的等離子體蝕刻方法，等離子體處理裝置具備對試料進(jìn)行等離子體處理的處理室、供給用于生成等離子體的高頻電力的第一高頻電源、載置試料的試料臺以及向試料臺供給高頻電力的第二高頻電源，其中，該等離子體處理裝置還具備控制部，對第一高頻電源和第二高頻電源進(jìn)行控制，使得使用由溴化氫氣體、氫氟烴氣體以及含氮元素氣體的混合氣體生成的等離子體，對硅氧化膜與多晶硅交替層疊而得到的層疊膜或硅氧化膜與硅氮化膜交替層疊而得到的層疊膜進(jìn)行蝕刻。

技術(shù)領(lǐng)域

本發(fā)明涉及等離子體處理裝置及等離子體處理方法，尤其涉及進(jìn)行適于對縱橫比高的深孔或深槽進(jìn)行加工的蝕刻加工處理的等離子體處理裝置及等離子體處理方法。

背景技術(shù)

制造了具有三維結(jié)構(gòu)的半導(dǎo)體設(shè)備，所形成的圖案的細(xì)微化與多層化不斷發(fā)展。

例如，在三維結(jié)構(gòu)的NAND型閃速存儲器設(shè)備中，需要形成貫穿層疊膜的孔或溝槽，該層疊膜通過將多晶硅(poly-Si)膜與氧化硅(SiO₂)膜的對或氮化硅(SiN)膜與氧化硅(SiO₂)膜的對層疊多個而成。

在專利文獻(xiàn)1中記載有利用包含三氟化氮(NF₃)和氟甲烷(CH₃F)的氣體對SiO₂/(poly-Si or SiN or WSi)層疊膜進(jìn)行加工的技術(shù)。

另外，在專利文獻(xiàn)2中記載有如下技術(shù)：在晶片的溫度為-30℃以下的極低溫環(huán)境中，使用包含作為第一處理氣體的氫(H2)/四氟化碳(CF₄)/三氟甲烷(CHF₃)的處理氣體對硅氧化膜與硅氮化膜的層疊膜進(jìn)行蝕刻，使用包含作為第二處理氣體的氫(H2)/四氟化碳(CF₄)/三氟甲烷(CHF₃)/溴化氫(HBr)的處理氣體對硅氧化膜與硅氮化膜的層疊膜進(jìn)行蝕刻。

在先技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：日本特開2015-144158號公報

專利文獻(xiàn)2：日本特開2017-103388號公報

發(fā)明內(nèi)容

發(fā)明要解決的課題

當(dāng)三維結(jié)構(gòu)設(shè)備的層疊數(shù)量伴隨集成化而增加時，貫穿層疊膜的深孔或深槽的深度相對于開口寬度的比即縱橫比增大。伴隨著縱橫比增大，產(chǎn)生蝕刻速率的下降和成為前端變細(xì)的形狀這樣的問題。即，可以說難以得到一定以上的縱橫比。專利文獻(xiàn)1、2均示出了改善前端變細(xì)的形狀的方法，但未考慮蝕刻速率下降。縱橫比越高則蝕刻速率越下降，會導(dǎo)致要得到高縱橫比的加工形狀時，加工時間呈指數(shù)函數(shù)增加，等離子體處理的吞吐量極端惡化。

在本發(fā)明中，為了解決上述的現(xiàn)有技術(shù)的課題，提供了一種能夠?qū)崿F(xiàn)在改善前端變細(xì)的形狀的同時抑制蝕刻速率下降的等離子體蝕刻方法的等離子體處理裝置及等離子體處理方法。

用于解決課題的手段

為了解決上述課題，在本發(fā)明中，在等離子體處理方法中，使用等離子體，對硅氧化膜與多晶硅交替層疊而得到的第一層疊膜或硅氧化膜與硅氮化膜交替層疊而得到的第二層疊膜進(jìn)行蝕刻，其中，使用溴化氫氣體、氫氟烴氣體以及含氮元素氣體的混合氣體對第一層疊膜或第二層疊膜進(jìn)行蝕刻。

另外，為了解決上述課題，在本發(fā)明中，在等離子體處理方法中，使用等離子體，對硅氧化膜與硅氮化膜交替層疊而得到的層疊膜進(jìn)行蝕刻，其中，使用溴化氫氣體、氟甲烷(CH₃F)氣體以及氮氣的混合氣體對層疊膜進(jìn)行蝕刻。