[發明專利]電容器和制備電容器的方法

有效

• 申請號: 201880002918.6
• 申請日: 2018-12-25
• 公開（公告）號: CN111615751B
• 公開（公告）日: 2023-02-28
• 發明（設計）人: 陸斌;沈健
• 申請（專利權）人: 深圳市匯頂科技股份有限公司
• 主分類號: H01L29/92
• 分類號: H01L29/92
• 代理公司: 北京龍雙利達知識產權代理有限公司 11329
• 代理人: 孫濤;毛威

本申請實施例公開了一種電容器和制備電容器的方法。所述電容器包括：電極層，包括相互分離的第一電極和第二電極；疊層結構，包括n層電介質層和n+1層導電層，所述n層電介質層和所述n+1層導電層形成導電層與電介質層彼此相鄰的結構，所述疊層結構形成至少兩個柱狀結構，n為正整數；互聯結構，用于將所述n+1層導電層中的奇數層導電層電連接至所述第一電極，將所述n+1層導電層中的偶數層導電層電連接至所述第二電極。本申請實施例的技術方案，能夠提高電容器的容值密度。

技術領域

本申請實施例涉及電容器領域，并且更具體地，涉及一種電容器和制備電容器的方法。

背景技術

電容器是一種重要的電子元件。隨著現代電子系統不斷向多功能、高集成、低功耗、微型化發展，現有的電容器制造技術已經難以滿足各類高端應用的多樣化需求。

晶圓級三維(3D)電容器是近年來出現的一種利用半導體加工技術在硅晶圓上制造的新型電容器。相比于常用的多層陶瓷電容器，晶圓級三維電容器在芯片的最小厚度、頻率響應、溫度系數等方面具有顯著的優點。在對器件體積追求極致的消費類電子，或者對器件性能和可靠性要求嚴苛的醫療、車載、航天電子等領域，晶圓級3D電容器具有十分廣泛的應用場景。

然而，目前晶圓級3D電容器的容值密度仍然有限，如何提高電容器的容值密度，成為一個亟待解決的技術問題。

發明內容

本申請實施例提供了一種電容器和制備電容器的方法，能夠提高電容器的容值密度。

第一方面，提供了一種電容器，包括：電極層，包括相互分離的第一電極和第二電極；疊層結構，包括n層電介質層和n+1層導電層，所述n層電介質層和所述n+1層導電層形成導電層與電介質層彼此相鄰的結構，所述疊層結構形成至少兩個柱狀結構，n為正整數；互聯結構，用于將所述n+1層導電層中的奇數層導電層電連接至所述第一電極，將所述n+1層導電層中的偶數層導電層電連接至所述第二電極。

本申請實施例的電容器，采用導電層與電介質層交替堆疊的疊層結構，并設置多個柱狀結構，能夠在較小器件尺寸的情況下得到較大的電容值，從而能夠提高電容器的容值密度。

在一些可能的實現方式中，所述至少兩個柱狀結構包括至少一個第一柱狀結構和至少一個第二柱狀結構，其中，所述第一柱狀結構的尺寸大于所述第二柱狀結構的尺寸。

在一些可能的實現方式中，所述至少兩個柱狀結構包括一個所述第一柱狀結構和至少兩個所述第二柱狀結構。

采用一個大尺寸的第一柱狀結構和多個小尺寸的第二柱狀結構，既便于設置互聯結構，又能較大限度的提高容值密度。

在一些可能的實現方式中，所述第二柱狀結構的深寬比大于預定閾值。例如，所述預定閾值可以為10；所述第二柱狀結構的深寬比可以為30。

在一些可能的實現方式中，所述互聯結構在所述第一柱狀結構的頂端與所述n+1層導電層連接。

在一些可能的實現方式中，所述互聯結構在所述第一柱狀結構的頂端以及所述疊層結構的下方與所述n+1層導電層連接。這樣可以減少第一柱狀結構處設置的互聯結構，從而可以減小第一柱狀結構的尺寸，進一步提高容值密度。

在一些可能的實現方式中，所述疊層結構設置有臺階結構，所述互聯結構通過所述臺階結構與所述n+1層導電層連接。

在一些可能的實現方式中，所述柱狀結構為長方體結構或圓柱體結構。

在一些可能的實現方式中，所述電容器還包括：絕緣層，設置于所述疊層結構的上方以及下方。

在一些可能的實現方式中，所述互聯結構為穿過所述絕緣層分別連接至所述n+1層導電層的導電通孔。

在一些可能的實現方式中，n大于或等于5。