[實用新型]一種用于改善電路溫漂特性的帶隙基準(zhǔn)電路

有效

• 申請?zhí)枺?/td>: 201822146082.7
• 申請日: 2018-12-20
• 公開（公告）號: CN209103180U
• 公開（公告）日: 2019-07-12
• 發(fā)明（設(shè)計）人: 張弛;曹宏濤;余佳
• 申請（專利權(quán)）人: 深圳貝特萊電子科技股份有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 深圳市蘭鋒知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44419
• 代理人: 曹明蘭

本實用新型公開了一種用于改善電路溫漂特性的帶隙基準(zhǔn)電路，其中，PMOS管M1的源極、PMOS管M2的源極和PMOS管M3的源極均連接于電源端VDD，PMOS管M1的漏極連接于運算放大器OP1的反相端，PMOS管M2的漏極連接于運算放大器OP1的同相端，運算放大器OP1的輸出端、PMOS管M1的柵極、PMOS管M2的柵極和PMOS管M3的柵極相互連接，所述電阻R1和電阻R2的電阻類型與所述基區(qū)寄生電阻rb1、基區(qū)寄生電阻rb2和基區(qū)寄生電阻rb3類型相同。本實用新型充分考慮雙極型晶體管的基區(qū)寄生電阻，并將帶隙基準(zhǔn)電路中所選用的電阻類型設(shè)置為與雙極型晶體管基區(qū)寄生電阻類型相同，從而減小了輸出電壓溫漂系數(shù)隨工藝波動的依賴，大大改善了電路溫漂特性，較好地滿足了應(yīng)用需求。

技術(shù)領(lǐng)域

本實用新型涉及帶隙基準(zhǔn)電路，尤其涉及一種用于改善電路溫漂特性的帶隙基準(zhǔn)電路。

背景技術(shù)

現(xiàn)有技術(shù)中，請參見圖1，帶隙基準(zhǔn)電路被廣泛用于各類CMOS集成電路中，其作用是產(chǎn)生一個不隨環(huán)境溫度、電源電壓變化的恒定基準(zhǔn)電壓。其的原理簡述如下：具有相同尺寸的P型MOS管M1、M2、M3構(gòu)成電流鏡結(jié)構(gòu)，使得流經(jīng)它們漏極的電流大小均為I1。由于運算放大器OP1具有較高的直流開環(huán)增益，其正負(fù)輸入端節(jié)點Vx1、Vx2的電壓相同。由于MOS管M2的漏極電流同樣經(jīng)過電阻R1,因此電流I1滿足:

其中，Vx1為雙極型晶體管Q1的發(fā)射極節(jié)點電壓，Vx3為雙極型晶體管Q2的發(fā)射極節(jié)點電壓，雙極型晶體管Q2的尺寸大小相當(dāng)于n個雙極型晶體管Q1的并聯(lián)。因此Vx1-Vx3滿足：

上式中，K表示玻爾茲曼常量，T表示環(huán)境絕對溫度(單位為開爾文)，q為單電子所帶電荷量?？梢钥闯錾鲜脚c環(huán)境溫度T正相關(guān)。此電路的輸出基準(zhǔn)電壓Vref滿足：

上式中，Vbeq3表示雙極型晶體管Q3的集電極-基極的電壓，其大小與環(huán)境溫度成反比。

調(diào)節(jié)電阻R2、R1的大小可以使得上式中Vbeq3和R2*K*T*ln(n)/(R1*q)兩項與溫度的變化關(guān)系正負(fù)抵消，從而使得基準(zhǔn)電壓Vref與環(huán)境溫度無關(guān)。另外上式中基準(zhǔn)電壓Vref也與供電電壓VDD無關(guān)，因此可以通過圖1所示的帶隙基準(zhǔn)電路得到一個與環(huán)境溫度和供電電壓無關(guān)的基準(zhǔn)電壓Vref(其大小通常為1.2V左右)。但是，現(xiàn)有帶隙基準(zhǔn)電路在設(shè)計過程中沒有將雙極型晶體管的基區(qū)寄生電阻考慮在內(nèi)，從而導(dǎo)致輸出參考電壓極易受工藝波動的影響，通常的解決辦法是設(shè)計微調(diào)電路對電路性能進行微調(diào)，但這種辦法一方面這需要更大的面積開銷，另一方面也增加了測試成本，無法滿足應(yīng)用需求。

實用新型內(nèi)容

本實用新型要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)的不足，提供一種將所用電阻設(shè)置為與基區(qū)寄生電阻相匹配的電阻類型，以減小基準(zhǔn)電壓溫漂系數(shù)對工藝的依賴，進而改善電路溫漂特性的帶隙基準(zhǔn)電路。

為解決上述技術(shù)問題，本實用新型采用如下技術(shù)方案。