[實用新型]一種SOC芯片測試與驗證系統

有效

• 申請號: 201821923916.4
• 申請日: 2018-11-21
• 公開（公告）號: CN209746085U
• 公開（公告）日: 2019-12-06
• 發明（設計）人: 顏軍;孫凌燕;黃成;葉靜靜;石金明
• 申請（專利權）人: 上海歐比特航天科技有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 44291 廣東朗乾律師事務所
• 代理人: 閆有幸<國際申請>=<國際公布>=<進入

本實用新型公開一種SOC芯片測試與驗證系統，其特征在于，包括：所述FPGA處理模塊、電源模塊、SRAM存儲模塊A、FLASH存儲器A、測試電路、擴展測試模塊；所述FPGA處理模塊與電源模塊、測試電路、擴展測試模塊、SRAM存儲模塊A、FLASH存儲器A連接；所述電源模塊與所述FPGA處理模塊、測試電路、擴展測試模塊連接；本實用新型提供一種SOC芯片測試與驗證系統，對PLC專用控制SOC芯片“CMPAC”和總線型SOC芯片“BUSOC”兩種芯片進行批量測試，測試CMPAC芯片和BUSOC芯片所有功能是否正常，同時需要預留部分測試點以供查看信號時序是否正確，提高芯片的生產效率、保證了芯片產品的質量。

〖技術領域〗

本實用新型屬于芯片測試技術領域，特別涉及一種SOC芯片測試與驗證系統。

〖背景技術〗

可編程高級控制器CMPAC是基于SPARC V8體系結構的32位RISC嵌入式處理器，將SPARC V8和LadderPU集成到一個SOC上，實現雙核的交互工作。SPARC V8處理器(包括IU、FPU、Icahe、Dcache等組成部分)作為主控單元，完成數據運算和程序控制，并控制整個SOC的運行；LadderPU作為從單元，與SPARC V8采用互斥工作的方式，掛在IO空間，完成梯形圖解析。存儲控制器、中斷控制器、2路定時器(Timer)、1路看門狗、2路串口和16路GPIO口等通過APB總線集成到SOC中；2路ModBUS串口、1路VBUS控制器、1路SPI、1路16位定時器、16路DI、16路DO、4路PTO/PWM和4路HSC掛在LadderPU的寄存器空間。

BUSOC以高性能的SPARC-V8(IEEE-1754)架構標準的32位RISC整數單元IU為主控內核，配以高速64位雙精度浮點處理單元FPU。此外，BUSOC芯片內部還將集成ADC模塊、1553B總線控制器、在線硬件調試支持單元DSU、UART以及其它的一些專用、通用IP核。

為滿足對SOC芯片的生產需求，需要一種裝置或系統對SOC芯片的產量和質量進行測試和驗證。

〖實用新型內容〗

本實用新型提供一種SOC芯片測試與驗證系統，能夠對BUSOC芯片和CMPAC芯片進行批量測試和驗證，提高芯片的生產效率、提高產品質量；具體技術方案如下。

一種SOC芯片測試與驗證系統，包括：所述FPGA處理模塊、電源模塊、SRAM存儲模塊A、FLASH存儲器A、測試電路、擴展測試模塊、A/D監測模塊；所述FPGA處理模塊與電源模塊、測試電路、擴展測試模塊、SRAM存儲模塊A、FLASH存儲器A連接；所述電源模塊與所述FPGA處理模塊、測試電路、擴展測試模塊連接；所述A/D監測模塊與所述FPGA處理模塊、擴展測試模塊、被測芯片連接。

進一步地，所述FPGA處理模塊，包括CPU、RS232接口、I/O接口、PWM模塊、1553B接口；所述CPU與RS232接口、I/O接口、PWM模塊、1553B接口連接。

進一步地，所述電源模塊，包括電流監測芯片、電源控制模塊和隔離電源模塊；所述電流監測芯片與所述電源控制模塊、隔離電源模塊連接；所述電源控制模塊用于控制電源的通、斷。

進一步地，所述測試電路包測試電路A、測試電路B；所述測試電路A與被測芯片A連接；所述測試電路B與被測芯片B連接。