[實用新型]一種壓控環形振蕩器、鎖相環和通信設備

有效

• 申請號: 201821891569.1
• 申請日: 2018-11-16
• 公開（公告）號: CN208986908U
• 公開（公告）日: 2019-06-14
• 發明（設計）人: 郭逸夫;劉敬波;胡江鳴;劉俊秀;石嶺
• 申請（專利權）人: 深圳開陽電子股份有限公司
• 主分類號: H03K3/03
• 分類號: H03K3/03;H03L7/099
• 代理公司: 深圳瑞天謹誠知識產權代理有限公司 44340
• 代理人: 溫青玲

本實用新型適用于半導體集成電路設計領域，提供了一種壓控環形振蕩器、鎖相環和通信設備。壓控環形振蕩器包括奇數個級聯的反相器延遲單元、第一PMOS晶體管、第一NMOS晶體管和電阻分壓器；第一PMOS晶體管的源極接電源電壓，第一PMOS晶體管的門極接輸入控制電壓，第一PMOS晶體管的漏極接第一NMOS晶體管的漏極，第一NMOS晶體管的源極接地，第一NMOS晶體管的門極接電阻分壓器；每個反相器延遲單元均包括第二PMOS晶體管和第二NMOS晶體管，第二PMOS晶體管的源極連接到第一PMOS晶體管的漏極。本實用新型大大提高了壓控環形振蕩器的電源抑制比。

技術領域

本實用新型屬于半導體集成電路設計領域，尤其涉及一種壓控環形振蕩器、鎖相環和通信設備。

背景技術

近年來，由于微電子技術的突飛猛進的發展，現代電子系統也向著高性能、高集成度的方向發展。以無線通訊為例，隨著5G時代的逼近，更高速的數字通訊業務即將展開。這對通信設備中的接收模塊、數據轉換模塊和數字處理模塊都提出了更高的要求。這就要求鎖相環能提供更高速度的高質量時鐘。高電源抑制比的壓控振蕩器就成了必然的需求。

現有技術的壓控振蕩器主要分為壓控環形振蕩器和壓控LC振蕩器。壓控LC振蕩器由于需要用到電感，集成度很低，不太適合高集成度要求的應用場合(例如FPGA)。壓控環形振蕩器根據延遲單元分為兩種，一種是基于差分延遲單元的壓控環形振蕩器，另一種是基于單端反相器延遲單元的壓控環形振蕩器。其中基于差分延遲單元的壓控環形振蕩器雖然對電源噪聲的抑制能力較好，但功耗會明顯增加。所以盡管基于單端反相器延遲單元的壓控環形振蕩器的電源抑制比較低，但它仍舊是設計中的熱門選擇。因此如何提高基于反相器延遲單元的壓控環形振蕩器的電源抑制比就成了當前研究中的熱點和難點。

實用新型內容

本實用新型的目的在于提供一種壓控環形振蕩器、鎖相環和通信設備，旨在解決現有技術基于單端反相器延遲單元的壓控環形振蕩器的電源抑制比較低的問題。

第一方面，本實用新型提供了一種壓控環形振蕩器，包括奇數個級聯的反相器延遲單元、第一PMOS晶體管MP1、第一NMOS晶體管MN1和電阻分壓器；第一PMOS晶體管MP1的源極接電源電壓，第一PMOS晶體管MP1的門極接輸入控制電壓，第一PMOS晶體管MP1的漏極接第一NMOS晶體管MN1的漏極，第一NMOS晶體管MN1的源極接地，第一NMOS晶體管MN1的門極接電阻分壓器；每個反相器延遲單元均包括第二PMOS晶體管MP2和第二NMOS晶體管MN2，第二PMOS晶體管MP2的漏極與第二NMOS晶體管MN2的漏極連接，第二PMOS晶體管MP2的門極與第二NMOS晶體管MN2的門極連接，第二PMOS晶體管MP2的源極連接到第一PMOS晶體管MP1的漏極，第二NMOS晶體管MN2的源極接地。

第二方面，本實用新型提供了一種鎖相環，所述鎖相環包括上述的壓控環形振蕩器。

第三方面，本實用新型提供了一種通信設備，所述通信設備包括上述的鎖相環

在本實用新型中，由于通過電阻分壓器的分壓產生第一NMOS晶體管MN1所需要的門極偏置電壓，使第一NMOS晶體管MN1在電源電壓變化時，第一NMOS晶體管MN1的電流會隨著電源電壓的波動產生一個相應的電流波動，從而抵消掉第一PMOS晶體管MP1由于電源電壓的波動而產生的電流波動，從而保證流入壓控環形振蕩器的所有反相器延遲單元的總電流保持恒定，進而大大提高了壓控環形振蕩器的電源抑制比，保證了鎖相環良好的相位噪聲特性。而且額外加入的電路單元較少，在提高電源抑制比的同時，保持了較低的功耗和較簡單的結構。

附圖說明

圖1是本實用新型實施例提供的壓控環形振蕩器的電路圖。

圖2是本實用新型實施例提供的壓控環形振蕩器的反相器延遲單元的電路圖。

具體實施方式