[實用新型]一種真隨機數發生器

有效

• 申請號: 201821714407.0
• 申請日: 2018-10-22
• 公開（公告）號: CN208888796U
• 公開（公告）日: 2019-05-21
• 發明（設計）人: 來晟;盧文吉;馮世柱;陳琦;方偉
• 申請（專利權）人: 浙江大華技術股份有限公司
• 主分類號: G06F7/58
• 分類號: G06F7/58
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

1.一種真隨機數發生器，其特征在于，所述真隨機數發生器包括：低頻振蕩環、第一異或邏輯門XOR、至少兩個高頻振蕩環、與所述高頻振蕩環數量相同的第一觸發器；其中，

每個所述高頻振蕩環分別與對應的第一觸發器的觸發端連接，用于產生高頻信號；

所述低頻振蕩環與每個所述第一觸發器的時鐘端連接，用于產生低頻信號；

每個所述第一觸發器的輸出端與所述第一XOR的輸入端連接，用于根據所述低頻信號對所述高頻信號進行采樣，并將采樣信號發送給所述第一XOR；

所述第一XOR，用于對接收到的每個采樣信號進行邏輯異或處理，生成第一隨機數。

2.如權利要求1所述的真隨機數發生器，其特征在于，所述真隨機數發生器還包括：第一處理電路；

所述第一處理電路包括：第二XOR和至少兩級串行連接的寄存器組成的第一寄存器鏈；

每級寄存器包括數量相同、且串行連接的第二觸發器，其中，每級寄存器中任意相鄰的兩級第二觸發器之間，上一級第二觸發器的輸出端與下一級第二觸發器的觸發端連接，且任意相鄰的兩級寄存器之間，上一級寄存器中的最后一個第二觸發器的輸出端與下一級寄存器中的第一個第二觸發器的觸發端連接，第一級寄存器中的第一個第二觸發器的觸發端與所述第一XOR的輸出端連接，每級寄存器中每個第二觸發器的時鐘端均與所述低頻振蕩環連接，每級寄存器中的最后一個第二觸發器的輸出端均與所述第二XOR的輸入端連接；

所述第二XOR，用于對接收到的每級寄存器輸出的第一結果進行邏輯異或處理，生成第二隨機數。

3.如權利要求1或2所述的真隨機數發生器，其特征在于，所述真隨機數發生器還包括：第二處理電路；

所述第二處理電路包括：至少兩級串行連接的寄存器組成的第二寄存器鏈和與所述寄存器數量相同的第三XOR；

每級寄存器包括數量相同、且串行連接的第三觸發器，其中，每級寄存器中任意相鄰的兩級第三觸發器之間，上一級第三觸發器的輸出端與下一級第三觸發器的觸發端連接，且任意相鄰的兩級第三寄存器之間，上一級寄存器中的最后一個第三觸發器的輸出端與下一級寄存器中的第一個第三觸發器的觸發端連接，第一級寄存器中的第一個第三觸發器的觸發端與XOR的輸出端連接，每級寄存器中每個第三觸發器的時鐘端均與所述低頻振蕩環連接，每級寄存器中的最后一個第三觸發器的輸出端與對應的第三XOR的輸入端連接；

每個所述第三XOR的輸入端還分別與所述低頻振蕩環連接，用于對接收到的對應寄存器輸出的第二結果與所述低頻信號進行邏輯異或處理，生成第三隨機數。

4.如權利要求3所述的真隨機數發生器，其特征在于，所述真隨機數發生器還包括：位拼接電路；

所述位拼接電路與每個所述第三XOR的輸出端連接，用于對每個所述第三XOR輸出的第三隨機數進行拼接后，生成一路多位的第四隨機數。

5.如權利要求2或4所述的真隨機數發生器，其特征在于，所述真隨機數發生器還包括：串轉并電路，用于對生成的隨機數進行變換處理，輸出具有真隨機性的隨機數。

6.如權利要求5所述的真隨機數發生器，其特征在于，所述真隨機數發生器還包括：檢測電路；

所述檢測電路包括：控制模塊、計數模塊、比較模塊和輸出模塊；其中，

所述控制模塊與所述計數模塊連接，用于向所述計數模塊發出第一使能信號；

所述計數模塊分別與所述比較模塊以及低頻震蕩環連接，用于在接收到所述第一使能信號時，對所述低頻震蕩環產生的低頻信號進行計數，并將計數值發送給所述比較模塊；

所述比較模塊與所述輸出模塊，用于如果接收到的計數值達到預設數值，向所述輸出模塊發送輸出信號；

所述輸出模塊與所述串轉并電路連接，用于如果接收到所述輸出信號，輸出所述隨機數。

7.如權利要求6所述的真隨機數發生器，其特征在于，

所述控制模塊，還用于向所述計數模塊發送第二使能信號；

所述計數模塊，還用于根據所述第二使能信號對所述計數值進行清零，重新計數。

8.如權利要求6或7所述的真隨機數發生器，其特征在于，所述計數模塊為計數器。