[發明專利]鍺硅薄膜的形成方法及形成裝置

有效

• 申請號: 201110382848.1
• 申請日: 2011-11-25
• 公開（公告）號: CN103132049A
• 公開（公告）日: 2013-06-05
• 發明（設計）人: 三重野文健;涂火金
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: C23C16/30
• 分類號: C23C16/30;C23C16/455;C23C16/50;C30B25/14
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種鍺硅薄膜的形成方法及形成裝置。

背景技術

鍺硅(SiGe)材料是硅和鍺通過共價鍵結合形成的無限互溶的替位式固溶體。鍺硅材料一般具有非晶、多晶、單晶和超晶格四種形態，由于其具有載流子遷移率高、能帶寬度隨鍺的組分變化而連續可調等優點，并且能夠與目前成熟的硅平面工藝相兼容，因此，鍺硅材料在微電子和光電子方面可被大量應用于制作高速異質結雙極型晶體管(HBT)、調制摻雜場效應管(MODFET)、光探測器等多種器件。

鍺硅材料在現代集成電路制造中的應用十分廣泛，例如可通過在HBT的基區摻入一定組分的鍺元素，從而減小能帶寬度，降低基區少數載流子從發射區到基區的勢壘，提高發射效率及電流放大系數；此外，在低工藝節點的CMOS晶體管的形成方法中，由于器件尺寸的大幅度減小，源漏極的結深越來越淺，通常在源漏極進行硅刻蝕后，通過外延工藝形成鍺硅層，以填充所刻蝕的凹槽，應對溝道的應力，提高載流子的遷移率。

請參考圖1，現有技術中，鍺硅薄膜的形成方法主要為化學氣相沉積(CVD)工藝，具體步驟包括：

運送晶圓103到反應腔室105內，將晶圓103放置在反應腔室105底壁100的基臺101表面，所述基臺101固定在反應腔室105的底壁100上；

由進氣口107向反應腔室105通入反應氣體SiH₂Cl₂和GeH₄，所述反應氣體SiH₂Cl₂和GeH₄在反應腔室105內混合，并在高于750℃的溫度條件下發生反應，在晶圓103表面形成鍺的原子百分比較低(通常低于30％)的鍺硅薄膜。

隨著半導體器件的日益小型化，通常需要提高鍺硅薄膜中鍺的原子百分比含量，以進一步減小能帶寬度，降低基區少數載流子從發射區到基區的勢壘，提高發射效率及電流放大系數，提高載流子的遷移率等。然而，現有技術形成鍺的原子百分比含量高的鍺硅薄膜的速率較慢，生產效率低下。

更多關于鍺硅薄膜的形成方法請參考專利號為“US4704988A”的美國專利。

發明內容

本發明解決的問題是提供一種可以形成鍺的原子百分比含量高、且生產效率高的鍺硅薄膜的形成方法及形成裝置。

為解決上述問題，本發明的實施例提供了一種鍺硅薄膜的形成裝置，包括：

反應腔室，用于為反應物在晶圓表面形成含鍺硅的外延層提供平臺；

等離子腔室，用于在含鍺的反應物到達晶圓表面之前，將所述含鍺的反應物等離子體化，形成等離子鍺；

所述反應腔室壁上具有開口，等離子腔室位于所述開口內或通過管道與反應腔室的開口連通。

可選地，所述開口位于所述反應腔室頂壁的中心。

可選地，所述反應腔室包括：用于放置晶圓的基臺，所述基臺固定在所述反應腔室底壁；或者所述基臺以所述反應腔室底壁的中心為中心旋轉。

可選地，所述反應腔室包括位于反應腔室側壁的進氣口，及位于所述反應腔室側壁、且與所述進氣口相對的出氣口。

可選地，還包括：氣流流量控制器，與所述等離子體腔室相連，用于調節等離子鍺的流量。

相應的，本發明的實施例還提供了一種鍺硅薄膜的形成方法，包括：

將晶圓運送到反應腔室內；

向反應腔室內通入含硅的第一反應物；

等離子體腔室對含鍺的第二反應物進行處理，形成等離子體鍺，并輸入至反應腔室內；

含硅的第一反應物和所述等離子鍺在反應腔室內反應，在晶圓表面形成含鍺硅的外延層。

可選地，所述含鍺硅的外延層為SiGe、SiGeB或SiGeC。

可選地，所述含鍺硅的外延層中鍺的原子百分比為20％-80％。

可選地，形成等離子鍺的工藝參數為：頻率為13-15MHz；功率為200-400W；壓力為0.1Torr-1Torr。

可選地，所述形成含鍺硅的外延層的工藝參數范圍為：溫度為500℃-800℃；壓力為1Torr-100Torr。

可選地，所述含鍺的第二反應物為GeH₄。

可選地，所述含鍺的第二反應物的流量為1-100sccm。

可選地，所述含鍺的第二反應物中一部分經過等離子體化后進入反應腔室，一部分與含硅的第一反應物一起由反應腔室側壁的進氣口進入反應腔室。