[實用新型]集成芯片封裝結構的多芯片埋入式封裝模塊結構

有效

• 申請號: 201821290487.1
• 申請日: 2018-08-10
• 公開（公告）號: CN208923127U
• 公開（公告）日: 2019-05-31
• 發明（設計）人: 付偉
• 申請（專利權）人: 付偉
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L23/538;H01L21/52
• 代理公司: 蘇州威世朋知識產權代理事務所(普通合伙) 32235
• 代理人: 沈曉敏

1.一種集成芯片封裝結構的多芯片埋入式封裝模塊結構，其特征在于，包括：

封裝基板，具有相對設置的基板上表面及基板下表面，所述封裝基板的一側具有若干外部引腳；

功能芯片，設置于所述封裝基板，所述功能芯片具有相對設置的第一上表面及第一下表面，且所述功能芯片具有若干第一電極；

芯片封裝結構，設置于所述封裝基板，所述芯片封裝結構具有第一互連結構；

若干第二互連結構，用于導通若干第一電極、第一互連結構及若干外部引腳；

其中，所述封裝基板具有容納所述功能芯片的第一腔室及容納所述芯片封裝結構的第二腔室。

2.根據權利要求1所述的多芯片埋入式封裝模塊結構，其特征在于，所述芯片封裝結構包括：

子封裝基板，具有相對設置的子基板上表面及子基板下表面；

濾波器芯片，設置于所述子封裝基板的上方，所述濾波器芯片具有相對設置的第二上表面及第二下表面，所述第二下表面與所述子基板上表面面對面設置，且所述濾波器芯片具有若干第二電極；

其中，所述第一互連結構連通所述第二電極，且所述芯片封裝結構暴露出所述第一互連結構。

3.根據權利要求2所述的多芯片埋入式封裝模塊結構，其特征在于，所述芯片封裝結構還包括圍堰，所述圍堰與所述第二下表面及所述子基板上表面配合而圍設形成空腔。

4.根據權利要求3所述的多芯片埋入式封裝模塊結構，其特征在于，所述子封裝基板具有若干通孔，所述圍堰包括第一圍堰及第二圍堰，所述第一圍堰位于所述通孔的內側，所述第一圍堰與所述第二下表面及所述子基板上表面配合而圍設形成空腔，所述第二圍堰位于所述通孔的外側。

5.根據權利要求4所述的多芯片埋入式封裝模塊結構，其特征在于，所述第二圍堰朝遠離所述第一圍堰的方向延伸直至所述第二圍堰的外側緣與所述子封裝基板的外側緣齊平。

6.根據權利要求4所述的多芯片埋入式封裝模塊結構，其特征在于，所述芯片封裝結構還包括位于所述子封裝基板遠離所述子基板下表面的一側的第一塑封層，所述第一塑封層同時包覆所述第二圍堰暴露在外的上表面區域及所述濾波器芯片。

7.根據權利要求2所述的多芯片埋入式封裝模塊結構，其特征在于，所述子封裝基板具有若干通孔，所述第二電極位于所述第二下表面，所述第一互連結構為金屬層，所述金屬層充填所述通孔內部區域并往所述子基板下表面方向延伸，且所述芯片封裝結構還包括設置于所述子基板下表面且暴露出所述金屬層的第一絕緣層。

8.根據權利要求1所述的多芯片埋入式封裝模塊結構，其特征在于，所述基板下表面的一側具有若干外部引腳，所述第一電極位于所述第一下表面，所述第一互連結構位于所述芯片封裝結構的下方，所述第二互連結構包括第一下重布線層，所述第一下重布線層連通所述第一互連結構、所述第一電極，且所述第一下重布線層往所述基板下表面方向延伸。

9.根據權利要求8所述的多芯片埋入式封裝模塊結構，其特征在于，所述多芯片埋入式封裝模塊結構還包括設置于所述基板下表面及所述第一下重布線層之間的第二絕緣層、包覆所述第二絕緣層及所述第一下重布線層的第三絕緣層、經過所述第三絕緣層的孔洞導通所述第一下重布線層并往所述第三絕緣層的下表面方向延伸的第二下重布線層以及包覆所述第三絕緣層及所述第二下重布線層的第四絕緣層，所述外部引腳連接所述第二下重布線層，且所述第四絕緣層暴露所述外部引腳。

10.根據權利要求1所述的多芯片埋入式封裝模塊結構，其特征在于，所述多芯片埋入式封裝模塊結構還包括位于所述封裝基板遠離所述基板下表面的一側的第二塑封層，所述第二塑封層同時包覆所述芯片封裝結構及所述功能芯片。