[實(shí)用新型]一種集成電路動(dòng)態(tài)閂鎖效應(yīng)檢測(cè)系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201821050712.4
• 申請(qǐng)日: 2018-07-03
• 公開(kāi)（公告）號(hào): CN208334572U
• 公開(kāi)（公告）日: 2019-01-04
• 發(fā)明（設(shè)計(jì)）人: 黃東巍;麻力;蔡依林;任翔;王寶友
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)電子技術(shù)標(biāo)準(zhǔn)化研究院
• 主分類(lèi)號(hào): G01R31/28
• 分類(lèi)號(hào): G01R31/28
• 代理公司: 工業(yè)和信息化部電子專(zhuān)利中心 11010
• 代理人: 羅丹

本實(shí)用新型提出了一種集成電路動(dòng)態(tài)閂鎖效應(yīng)檢測(cè)系統(tǒng)，包括：信號(hào)源、試驗(yàn)電路板、閂鎖效應(yīng)試驗(yàn)臺(tái)和供電電源。本實(shí)用新型實(shí)現(xiàn)了試驗(yàn)過(guò)程中的集成電路動(dòng)態(tài)閂鎖效應(yīng)在線檢測(cè)，通過(guò)時(shí)序信號(hào)和時(shí)鐘信號(hào)的加入，使得待測(cè)器件工作在實(shí)際的動(dòng)態(tài)工作狀態(tài)下，故檢測(cè)出的抗閂鎖能力可以表征集成電路在工作狀態(tài)下的實(shí)際抗閂鎖能力。

技術(shù)領(lǐng)域

本實(shí)用新型涉及集成電路閂鎖效應(yīng)試驗(yàn)技術(shù)領(lǐng)域，尤其涉及一種集成電路動(dòng)態(tài)閂鎖效應(yīng)檢測(cè)系統(tǒng)。

背景技術(shù)

閂鎖效應(yīng)是CMOS工藝所特有的寄生效應(yīng),效應(yīng)嚴(yán)重時(shí)會(huì)導(dǎo)致電路失效甚至芯片燒毀。在寄生結(jié)構(gòu)中寄生的PNP和NPN受外界激勵(lì)，當(dāng)其中一個(gè)三極管正偏時(shí)，即進(jìn)入正反饋而產(chǎn)生的一低阻通路，在電源和地之間產(chǎn)生大電流燒毀。靜電釋放、電壓電路瞬變及空間電磁干擾等是閂鎖的主要誘因。

在軍用集成電路檢驗(yàn)中，用戶(hù)極為關(guān)注電路抗閂鎖能力，很多產(chǎn)品的考核中都增加了閂鎖試驗(yàn)項(xiàng)目。

目前的集成電路閂鎖效應(yīng)檢測(cè)系統(tǒng)，無(wú)法實(shí)現(xiàn)動(dòng)態(tài)閂鎖效應(yīng)檢測(cè)。一般做法是在進(jìn)行試驗(yàn)時(shí)，器件僅處于加電狀態(tài)，對(duì)器件不施加外部時(shí)鐘和時(shí)序信號(hào)，除去特殊預(yù)置引腳外，其余I/O管腳先后全接高電平、全接低電平進(jìn)行過(guò)電壓、過(guò)電流試驗(yàn)，這種引腳的偏置狀態(tài)與集成電路實(shí)際使用條件下的I/O管腳邏輯狀態(tài)存在極大的偏差。集成電路在實(shí)際使用時(shí)，引腳的輸入邏輯狀態(tài)是根據(jù)需要實(shí)時(shí)改變的，而在不同的邏輯狀態(tài)時(shí)，寄生的SCR(Silicon Controlled Rectifier，晶閘管)結(jié)構(gòu)是不一樣的。CMOS是大規(guī)模(LSI)和超大規(guī)模(VLSI)集成電路中廣泛應(yīng)用的一種電路結(jié)構(gòu)，CMOS電路的主要優(yōu)點(diǎn)是它只有在邏輯狀態(tài)轉(zhuǎn)換時(shí)才會(huì)產(chǎn)生較大的瞬態(tài)電流，而在穩(wěn)定狀態(tài)時(shí)只有極小的電流，工作狀態(tài)下電路發(fā)生閂鎖的風(fēng)險(xiǎn)遠(yuǎn)高于穩(wěn)定狀態(tài)。因此按照目前方法進(jìn)行的靜態(tài)閂鎖不是產(chǎn)品最劣的工作狀態(tài)，檢測(cè)出的抗閂鎖能力難以表征集成電路在工作狀態(tài)下的實(shí)際抗閂鎖能力。

實(shí)用新型內(nèi)容

本實(shí)用新型要解決的技術(shù)問(wèn)題是，提供一種集成電路動(dòng)態(tài)閂鎖效應(yīng)檢測(cè)系統(tǒng)，解決現(xiàn)有技術(shù)中無(wú)法實(shí)現(xiàn)動(dòng)態(tài)閂鎖效應(yīng)檢測(cè)的缺陷。

本實(shí)用新型采用的技術(shù)方案是，所述集成電路動(dòng)態(tài)閂鎖效應(yīng)檢測(cè)系統(tǒng)，包括：信號(hào)源、試驗(yàn)電路板、閂鎖效應(yīng)試驗(yàn)臺(tái)和供電電源，其中，

所述試驗(yàn)電路板上安裝待測(cè)器件及其配套外圍電路；

所述信號(hào)源與所述試驗(yàn)電路板相連，所述信號(hào)源用于為所述待測(cè)器件提供在動(dòng)態(tài)工作時(shí)所需的時(shí)鐘信號(hào)和時(shí)序信號(hào)；

所述供電電源與所述試驗(yàn)電路板相連，所述供電電源用于為所述待測(cè)器件提供在動(dòng)態(tài)工作時(shí)所需的電源信號(hào)，并向用戶(hù)呈現(xiàn)所述電源信號(hào)中的電流值以供用戶(hù)判斷所述待測(cè)器件是否發(fā)生閂鎖效應(yīng)；

所述閂鎖效應(yīng)試驗(yàn)臺(tái)與所述試驗(yàn)電路板通過(guò)端口相連，所述閂鎖效應(yīng)試驗(yàn)臺(tái)用于向所述待測(cè)器件的待測(cè)管腳提供測(cè)試信號(hào)以觸發(fā)閂鎖效應(yīng)。

可選的，所述信號(hào)源包括多個(gè)，其中一個(gè)信號(hào)源用于為所述待測(cè)器件提供在動(dòng)態(tài)工作時(shí)所需的時(shí)鐘信號(hào)，其余的信號(hào)源用于為所述待測(cè)器件提供在動(dòng)態(tài)工作時(shí)所需的時(shí)序信號(hào)。

可選的，所述閂鎖效應(yīng)試驗(yàn)臺(tái)用于依次向所述待測(cè)器件的每一個(gè)待測(cè)管腳提供過(guò)壓信號(hào)或過(guò)流信號(hào)以觸發(fā)閂鎖效應(yīng)。

可選的，所述測(cè)試信號(hào)包括：過(guò)壓信號(hào)，和/或，過(guò)流信號(hào)。

可選的，所述系統(tǒng)，還包括：電流檢測(cè)裝置和報(bào)警控制裝置，其中，所述電流檢測(cè)裝置同時(shí)與所述供電電源以及所述報(bào)警裝置相連；

所述電流檢測(cè)裝置用于檢測(cè)所述供電電源的電源信號(hào)的電流值，并發(fā)送給所述報(bào)警控制裝置；

所述報(bào)警控制裝置用于在所述電流值超過(guò)設(shè)定的電流閾值時(shí)，進(jìn)行報(bào)警以通知用戶(hù)所述待測(cè)器件發(fā)生了閂鎖效應(yīng)。