[實用新型]半導體集成電路的電容裝置

有效

• 申請號: 201820876700.0
• 申請日: 2018-06-07
• 公開（公告）號: CN208521929U
• 公開（公告）日: 2019-02-19
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L27/108
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 羅泳文

本實用新型提供一種半導體集成電路的電容裝置，采用三層犧牲層及三層支撐層的疊層結構，通過在犧牲層移除后，刻蝕打開支撐層的開口前沉積第一頂部支撐輔助層及第二頂部支撐輔助層，以增加刻蝕阻擋，提高支撐層的剩余厚度。本實用新型可有效提高電容孔的高度，從而提高垂直電容器的高度以增加電極板表面積，可在相同的單位面積內獲得更高的電容值。本實用新型可以獲得剩余厚度介于10~50nm的支撐層，使得垂直電容器結構更穩固，大大降低了具有較大高度的電容倒塌的風險。

技術領域

本實用新型屬于半導體集成電路器件設計及制造領域，特別是涉及一種半導體集成電路的電容裝置及其制作方法。

背景技術

電容器作為半導體集成電路中的必要元件之一，在電路中具有電壓調整、濾波等功能，因而被廣泛用于集成電路中，例如，電容器是動態隨機存儲器(DRAM)、靜態隨機存儲器(SRAM)和一些微處理器的必要元件。

動態隨機存儲器(Dynamic Random Access Memory，簡稱：DRAM)是計算機中常用的半導體存儲器件，由許多重復的存儲單元組成。每個存儲單元通常包括電容器10和晶體管11；晶體管11的柵極與字線13相連、晶體管11的漏極/源極與位線12相連、晶體管11的源極/漏極與電容器10相連；字線13上的電壓信號能夠控制晶體管11的打開或關閉，進而通過位線12讀取存儲在電容器10中的數據信息，或者通過位線12將數據信息寫入到電容器10中進行存儲，如圖1所示。

隨著半導體器件尺寸微縮，電容器在襯底上的橫向面積逐漸減小。垂直電容器是在襯底中形成深槽，利用深槽的側壁提供電容器的主要極板面積，以此減少電容器在芯片表面所占用的橫向面積，同時仍然可以獲得較大的電容。

然而，提高電容器極板高度雖然可以大大地提高電容器的電容，但是，較高的電容器高度存在較高的機械強度要求，具有較大高度的電容器容易面臨倒塌的風險。

基于以上所述，提供一種可以有效提高電容器高度，并能避免電容器倒塌的半導體集成電路的電容裝置及其制作方法實屬必要。

實用新型內容

鑒于以上所述現有技術的缺點，本實用新型的目的在于提供一種半導體集成電路的電容裝置及其制作方法，用于解決現有技術中具有較大高度的電容器容易面臨倒塌風險的問題。

為實現上述目的及其他相關目的，本實用新型提供一種半導體集成電路的電容裝置的制作方法，其特征在于，所述制作方法包括步驟：1)提供一基底，所述基底具有多個電容觸點，于所述基底上形成刻蝕停止層；2)形成疊層結構于所述刻蝕停止層上，所述疊層結構包括依次層疊的第一犧牲層、第一支撐層、第二犧牲層、第二支撐層、第三犧牲層以及第三支撐層；3)刻蝕出電容孔于所述疊層結構中，所述電容孔顯露所述電容觸點；4)形成第一導電層于所述電容孔的底部及側壁；5)形成覆蓋所述第三支撐層以及所述電容孔頂部開口的阻擋層，并在所述阻擋層上形成掩模圖形，基于所述掩模圖形刻蝕出第一開口于所述阻擋層及所述第三支撐層，以顯露所述第三犧牲層，然后去除所述掩膜圖形，保留所述阻擋層；6)采用濕法腐蝕工藝去除所述第三犧牲層，以顯露所述第二支撐層；7)形成第一頂部支撐輔助層于所述阻擋層上，以所述第一頂部支撐輔助層、所述阻擋層及所述第三支撐層為第一掩膜，刻蝕出第二開口于所述第二支撐層中，在所述刻蝕過程中，所述第一頂部支撐輔助層及所述阻擋層提供所述第三支撐層的刻蝕阻擋，以提高所述第三支撐層的第一剩余厚度；8)采用濕法腐蝕工藝去除所述第二犧牲層，以顯露所述第一支撐層；9)形成第二頂部支撐輔助層于所述第三支撐層上，以所述第二頂部支撐輔助層及所述第三支撐層為第二掩膜，刻蝕出第三開口于所述第一支撐層中，在所述刻蝕過程中，所述第二頂部支撐輔助層提供所述第三支撐層的刻蝕阻擋，以提高所述第三支撐層的第二剩余厚度；10)采用濕法腐蝕工藝去除所述第一犧牲層；以及11)形成電容介質層于所述第一導電層的內表面及外表面，于所述電容介質層上形成第二導電層，以形成包含所述第一導電層、所述電容介質層及所述第二導電層的雙面電容器。