[實用新型]具有封裝測試作用的芯片電極并列結構

有效

• 申請號: 201820650946.6
• 申請日: 2018-05-03
• 公開（公告）號: CN208111402U
• 公開（公告）日: 2018-11-16
• 發明（設計）人: 歐陽睿;肖金磊;許秋林;楊樹坤;胡博;陳凝
• 申請（專利權）人: 紫光同芯微電子有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 暫無信息
• 代理人: 暫無信息

本實用新型公開了具有封裝測試作用的芯片電極并列結構，包括封裝電極和晶圓測試電極，封裝電極與晶圓測試電極并聯成對排布，其中，封裝電極距離晶圓測試電極的距離為10um～30um，封裝電極的邊長為60um～90um，晶圓測試電極的邊長為30um～40um；本實用新型的芯片電極并列結構，能夠使得封裝電極與晶圓測試電極在物理和功能上進行隔離，從而消除在生產環節因測試、制造對封裝電極造成的破壞性影響；同時，因晶圓測試電極的損傷對封裝無影響，所以能夠適當增加測試扎針次數，避免傳統結構上由于多次測試造成的電極損傷嚴重無法封裝的隱患，降低產品報廢成本。

技術領域

本實用新型涉及半導體技術領域，特別涉及具有封裝測試作用的芯片電極并列結構。

背景技術

半導體晶圓（WAFER）測試通常是通過探針系統（PROBE）、測試探卡與芯片電極實現自動對準精準互連后，由自動測試設備ATE實現功能與性能篩選測試。半導體的封裝是內部將芯片電極與引線框架形成良好結合，以提供芯片與封裝外引腳的電流通路，外部用相關材料形成堅固密封的保護外殼，因此，芯片電極是半導體晶圓測試與封裝的橋梁，其可靠性和重要性不言而喻。

但是，在當前的傳統半導體封裝方案中，采取晶圓測試和封裝共用同一電極的方案，如圖1所示，為現有的芯片電極結構分布圖，其中101為芯片電極，102為芯片，封裝與晶圓測試復用同一電極；圖2為現有具體實施的芯片電極焊線封裝示意圖，其中，201為芯片電極，202為芯片，203為焊接金屬線，204為框架焊盤，焊接金屬線203以超聲鍵合方式將芯片電極201與框架焊盤204連接，晶圓測試造成的電極損傷會影響鍵合質量和可靠性。

當前的芯片電極封裝方案存在以下不足：

1．當前芯片測試大規模使用懸臂針測試方案，懸臂針為錸鎢合金材料，晶圓測試連接是通過探針接觸電極后施加垂直壓力實現，探針存在受力形變位移，因此不可避免的對電極表面產生損傷。該損傷形狀不完全可控，同時在長時間的晶圓測試過程中探針受到污染、磨損形變，也會加大電極表面損傷，在生產過程中一般要經過2～3次晶圓測試，在高可靠性領域芯片甚至要經受住6～10次不同溫度下的晶圓測試，這種多次測試受力累積的時長會擴大電極損傷面積。

2．晶圓測試后的減劃工序中，因為電極其致密的表面保護在前道測試受到破壞，所以減劃過程中更容易受相關化學物質腐蝕影響，從而導致電極損傷范圍進一步被擴大，影響封裝質量和可靠性，嚴重的甚至因電極無法鍵合而報廢。

3．經受晶圓測試后的電極表面被破壞，失去了應有的平整和保護特性，在封裝壓焊中會導致受力不均增加電極和芯片受損風險。這種受損是電極下面半導體材料層的損傷，大多是不可見的材料結構損傷，在長時間使用過程中在電壓、溫度等應力作用下會引發電損傷，導致芯片工作異常或提前失效，產品質量和性能大打折扣。

因此，現有的傳統芯片電極結構，受以上的諸多相互影響因素限制，對晶圓測試次數有嚴格的限制，通常電極只可承受3～5次測試，損傷嚴重的電極如果下放, 生產將會徒增成本，帶來產品的可靠性和質量方面的隱患。

實用新型內容

針對上述現有技術中存在的不足，本實用新型的目的是提供具有封裝測試作用的芯片電極并列結構，在產品設計期初根據封裝和晶圓測試需求劃分獨立形成封裝電極和晶圓測試電極，使封裝電極與晶圓測試電極物理上和功能上隔離，從而極大地提升半導體芯片焊接的質量和可靠性。

為了達到上述技術目的，本實用新型所采用的技術方案是：

一種具有封裝測試作用的芯片電極并列結構，所述芯片電極并列結構包括封裝電極和晶圓測試電極，封裝電極與晶圓測試電極成對并列排布，其中，封裝電極距離晶圓測試電極的距離為10um～30um，封裝電極的邊長為60um～90um，晶圓測試電極的邊長為30um～40um。