[實用新型]半導體器件

有效

• 申請號: 201820551253.1
• 申請日: 2018-04-18
• 公開（公告）號: CN207977313U
• 公開（公告）日: 2018-10-16
• 發明（設計）人: 王宏付
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L29/45
• 代理公司: 北京市鑄成律師事務所 11313
• 代理人: 由元;武晨燕

本實用新型至少提供一種半導體器件，包括：襯底，具有器件隔離結構和埋入式柵極；絕緣結構，覆蓋埋入式柵極并形成于襯底上；位線接觸栓塞，在沉積爐管機臺中形成于絕緣結構中，并位于相鄰兩個埋入式柵極之間的襯底上方；自然氧化層，形成于襯底與位線接觸栓塞之間，在同一沉積爐管機臺中清洗該自然氧化層，使其厚度小于等于2埃，該技術方案可以降低接觸電阻，提高電性能。

技術領域

本實用新型涉及半導體領域，尤其涉及一種半導體器件。

背景技術

在DRAM(Dynamic Random Access Memory，動態隨機存取存儲器)器件的制造過程中，需要沉積多晶硅(polysilicon，簡稱poly)以形成位線接觸(Bit line contact)導電結構和存儲節點接觸(Storage node contact)導電結構。隨著集成電路的尺寸微縮，對poly的接觸電阻的要求越來越高。

在半導體器件的制造過程中，不同的工藝要在不同的機臺或反應室內進行，半導體器件在進入某一機臺前需要經歷等待時間，因為需要將半導體器件從上一個機臺搬運至該機臺的過程，在進入爐管機臺沉積poly前的等待時間中，前層poly或硅襯底的裸露處由于氧化會形成自然氧化層，自然氧化層會影響接觸電阻，降低位線接觸導電結構和存儲節點接觸導電結構的導電能力。

實用新型內容

本實用新型提供一種半導體器件，以解決或緩解現有技術中的一項或更多項技術問題。

作為本實用新型的一個方面，本實用新型實施例提供一種半導體器件，包括：

襯底，具有器件隔離結構和埋入式柵極；

絕緣結構，覆蓋所述埋入式柵極并形成于所述襯底上；

位線接觸栓塞，在沉積爐管機臺中形成于所述絕緣結構中，并位于相鄰兩個埋入式柵極之間的襯底上方；

第一自然氧化層，形成于所述襯底與所述位線接觸栓塞之間，在所述沉積爐管機臺中清洗所述第一自然氧化層，以使所述第一自然氧化層的厚度小于等于2埃。

進一步地，所述位線接觸栓塞形成于原位P摻雜多晶硅，并且摻雜P的濃度為每立方厘米10¹⁹個至每立方厘米5×10²¹個。

優選地，所述半導體器件還包括：

位線，覆蓋所述位線接觸栓塞，且所述位線的頂部和側壁被所述絕緣結構包圍；

存儲節點接觸栓塞，在所述沉積爐管機臺中形成于所述絕緣結構中，并位于相鄰的所述埋入式柵極和所述器件隔離結構之間的襯底上方；

第二自然氧化層，形成于所述襯底與所述存儲節點接觸栓塞之間，在所述沉積爐管機臺中清洗所述第二自然氧化層，以使所述第二自然氧化層的厚度小于等于2埃。

優選地，所述半導體器件還包括：

位線，覆蓋所述位線接觸栓塞，且所述位線的頂部和側壁被所述絕緣結構包圍；

存儲節點接觸栓塞，在所述沉積爐管機臺中形成于所述絕緣結構中，并位于相鄰的所述埋入式柵極和所述器件隔離結構之間的襯底上方，在所述沉積爐管機臺中清洗所述襯底，以使所述存儲節點接觸栓塞與所述襯底直接接觸。

作為本實用新型的另一個方面，本實用新型實施例提供一種半導體器件，包括：

襯底，具有器件隔離結構和埋入式柵極；

絕緣結構，覆蓋所述埋入式柵極并形成于所述襯底上；

位線接觸栓塞，在沉積爐管機臺中形成于所述絕緣結構中，并位于相鄰兩個埋入式柵極之間的襯底上方，在所述沉積爐管機臺中清洗所述襯底，以使所述位線接觸栓塞與所述襯底直接接觸。