[實(shí)用新型]一種北斗導(dǎo)航接收機(jī)用數(shù)字信號(hào)處理平臺(tái)

有效

• 申請(qǐng)?zhí)枺?/td>: 201820467557.X
• 申請(qǐng)日: 2018-03-30
• 公開(kāi)（公告）號(hào): CN208207218U
• 公開(kāi)（公告）日: 2018-12-07
• 發(fā)明（設(shè)計(jì)）人: 董文超
• 申請(qǐng)（專利權(quán)）人: 董文超
• 主分類號(hào): G01S19/13
• 分類號(hào): G01S19/13;G01S19/02
• 代理公司: 泰州地益專利事務(wù)所 32108
• 代理人: 譚建成

本實(shí)用新型公開(kāi)了一種北斗導(dǎo)航接收機(jī)用數(shù)字信號(hào)處理平臺(tái)，包括第一殼體、第二殼體和第三殼體，所述第一殼體、第二殼體和第三殼體的頂部均設(shè)有太陽(yáng)能電池板，所述第二殼體和所述第三殼體均通過(guò)伸縮連接件與所述第一殼體連接，所述伸縮連接件由前板體和后板體構(gòu)成，所述前板體的頂部嵌入設(shè)置有彈性按鈕，所述后板體的頂部等距設(shè)有若干通孔，且所述通孔與所述彈性按鈕對(duì)應(yīng)設(shè)置，所述第一殼體的底部設(shè)有轉(zhuǎn)盤(pán)，所述轉(zhuǎn)盤(pán)與所述第一殼體之間通過(guò)螺絲固定連接，所述轉(zhuǎn)盤(pán)的底部設(shè)有支架，所述支架的頂端嵌入設(shè)置于所述轉(zhuǎn)盤(pán)底端，且所述支架與所述轉(zhuǎn)盤(pán)活動(dòng)連接，所述第二殼體和第三殼體的頂部均安裝有信號(hào)接收天線。

技術(shù)領(lǐng)域

本實(shí)用新型涉及數(shù)字信號(hào)處理技術(shù)領(lǐng)域，具體為一種北斗導(dǎo)航接收機(jī)用數(shù)字信號(hào)處理平臺(tái)。

背景技術(shù)

數(shù)字信號(hào)處理，英文:Digital Signal Processing,縮寫(xiě)為DSP，數(shù)字信號(hào)處理問(wèn)題無(wú)處不在，信息科學(xué)已滲透到所有現(xiàn)代自然科學(xué)和社會(huì)科學(xué)領(lǐng)域。學(xué)生應(yīng)熟練地掌握本課程所講述的基本概念、基本理論和基本分析方法，并利用這些經(jīng)典理論分析、解釋和計(jì)算信號(hào)、系統(tǒng)及其相互之間約束關(guān)系的問(wèn)題，F(xiàn)PGA(Field-Programmable Gate Array)，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)，PCI外部設(shè)備互連總線是英特爾(Intel)公司1991年下半年首先提出的，并得到IBM、Compad、 AST、HP、和DEC等100多家計(jì)算機(jī)公司的響應(yīng)，于1993年正式推出了PCI局部總線標(biāo)準(zhǔn)。此標(biāo)準(zhǔn)允許在計(jì)算機(jī)內(nèi)安裝多達(dá)10個(gè)遵從PCI標(biāo)準(zhǔn)的擴(kuò)展卡，在北斗導(dǎo)航接收機(jī)的數(shù)字信號(hào)處理平臺(tái)，因?qū)Ш脚_(tái)位置變化導(dǎo)致信號(hào)接收受影響較大，另外數(shù)據(jù)處理射頻延遲不夠，平臺(tái)裝置的調(diào)節(jié)能力差，不夠環(huán)保，另外AD轉(zhuǎn)換器受噪聲干擾大等不足。

所以，如何設(shè)計(jì)一種北斗導(dǎo)航接收機(jī)用數(shù)字信號(hào)處理平臺(tái)，成為我們當(dāng)前要解決的問(wèn)題。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的在于提供一種北斗導(dǎo)航接收機(jī)用數(shù)字信號(hào)處理平臺(tái)，以解決上述背景技術(shù)中提出的問(wèn)題。

為實(shí)現(xiàn)上述目的，本實(shí)用新型提供如下技術(shù)方案：一種北斗導(dǎo)航接收機(jī)用數(shù)字信號(hào)處理平臺(tái)，包括第一殼體、第二殼體、第三殼體和穩(wěn)壓電源，所述第一殼體、第二殼體和第三殼體的頂部均設(shè)有太陽(yáng)能電池板，所述第二殼體和所述第三殼體均通過(guò)伸縮連接件與所述第一殼體連接，所述伸縮連接件由前板體和后板體構(gòu)成，所述前板體嵌在后板體內(nèi)，所述前板體的頂部嵌入設(shè)置有彈性按鈕，所述后板體的頂部等距設(shè)有若干通孔，且所述通孔與所述彈性按鈕對(duì)應(yīng)設(shè)置，所述第一殼體的底部設(shè)有轉(zhuǎn)盤(pán)，所述轉(zhuǎn)盤(pán)與所述第一殼體之間通過(guò)螺絲固定連接，所述轉(zhuǎn)盤(pán)的底部設(shè)有支架，所述支架的頂端嵌入設(shè)置于所述轉(zhuǎn)盤(pán)底端，且所述支架與所述轉(zhuǎn)盤(pán)活動(dòng)連接，所述第二殼體和第三殼體的頂部均安裝有信號(hào)接收天線，所述第一殼體的內(nèi)部設(shè)有CPI橋接芯片、第一FPGA、第一SRAM存儲(chǔ)器、DSP模塊和DA轉(zhuǎn)換器，且所述第一SRAM存儲(chǔ)器和DSP模塊均與所述第一FPGA電性連接，所述DSP模塊與所述DA轉(zhuǎn)換器電性連接，所述第二殼體的內(nèi)部設(shè)有第二FPGA、第一AD轉(zhuǎn)換器和第二SRAM存儲(chǔ)器，且所述第一AD轉(zhuǎn)換器和第二SRAM 存儲(chǔ)器均與所述第二FPGA電性連接，所述第三殼體內(nèi)部設(shè)有第三 FPGA、第二AD轉(zhuǎn)換器和第三SRAM存儲(chǔ)器，且所述第二AD轉(zhuǎn)換器和第三SRAM存儲(chǔ)器均與所述第三FPGA電性連接，且所述第二FPGA和第三FPGA與第一FPGA通信互聯(lián)，所述第二FPGA和第三FPGA分別與所述CPI橋接芯片電性連接，所述穩(wěn)壓電源和所述太陽(yáng)能電池板分別與所述第一FPGA、第二FPGA、第三FPGA、第一SRAM存儲(chǔ)器、第二 SRAM存儲(chǔ)器、第三SRAM存儲(chǔ)器和DSP模塊電性連接。

進(jìn)一步的，所述伸縮連接件貫穿設(shè)有過(guò)線孔。

進(jìn)一步的，所述支架的底部?jī)啥嗽O(shè)有安裝卡槽和固定孔。