[實用新型]一種動態電壓調整系統

有效

• 申請號: 201820384793.5
• 申請日: 2018-03-21
• 公開（公告）號: CN207924622U
• 公開（公告）日: 2018-09-28
• 發明（設計）人: 李彥宏
• 申請（專利權）人: 蘇州芯算力智能科技有限公司
• 主分類號: G06F1/32
• 分類號: G06F1/32
• 代理公司: 蘇州集律知識產權代理事務所(普通合伙) 32269
• 代理人: 安紀平

本實用新型揭示了一種動態電壓調整系統，包括主控制器、電源管理芯片和至少一個運算芯片，運算芯片與主控制器相通信連接，主控制器與電源管理芯片相通信連接；電源管理芯片與運算芯片相電連接；其中，運算芯片包括一復制運算核心和一與復制運算核心相連的統計判斷單元，所述統計判斷單元與主控制器相通信連接。本實用新型通過運算芯片中的復制運算核心和統計判斷單元來對運算性能進行硬件檢測，相比現有軟件處理，通過硬件檢測，可縮短檢測、調整時間。

技術領域

本實用新型涉及一種動態電壓調整技術，尤其是涉及一種通過硬件檢測來控制功耗的動態電壓調整系統。

背景技術

隨著集成電路技術的發展，芯片的規模越來越大，功耗已成為集成電路設計中越來越重要的問題。動態電壓頻率調整(Dynamic Voltage Freque ncy Scaling，簡稱DVFS)技術為目前在半導體領域被廣泛采用的一種動態電壓頻率調節技術，DVFS技術具體是在動態調節芯片的運行頻率和電壓，從而達到節能的目的。該技術目前越來越多的被應用于高性能計算(HPC)系統，如多核中央處理器(CPU)、張量處理器(TPU)、虛擬幣挖礦芯片中。

現有芯片動態調整電壓頻率的解決方案主要有兩種，一是軟件處理，但是軟件處理需要很多個時鐘周期才能完成數據分析和調整，且多基于判斷CPU的空閑時間，如專利申請公布號為CN103345296A中公開了一種專利名稱為“動態電壓頻率調整觸發裝置和方法”的技術，其主要原理是：當定時周期結束時，由定時器對空閑率計算器和DVFS中斷發生器進行觸發；由空閑率計算器基于所述觸發計算結束的定時周期內的處理器空閑率；由DVFS中斷發生器基于所述觸發確定結束的定時周期內的處理器空閑率是否超出當前處理器功耗級別的上限或者下限，如果超出當前處理器功耗級別的上限或者下限，則發出中斷信號。二是利用數字邏輯時間裕度來調整芯片的工作電壓或頻率，如專利申請公布號為CN103426453A中公開了一種專利名稱為“動態電壓頻率調節方法以及系統”的技術，其主要原理是：實時監測存儲器的工作電壓，計算確定存儲器當前所需的工作頻率，及該頻率對應的目標電壓，分別比較目標電壓、當前電壓與存儲器的最低電壓預設值大小，根據目標電壓，確定讀操作預留間隙值目標值，使存儲器在目標電壓時，存儲器的讀操作預留時間間隙足夠。從而在確保存儲器讀操作準確的基礎上，可將存儲器的工作電壓調整到低于預設的最低工作電壓，以降低存儲器的工作能耗。

然而上述兩種方案在實現時均一定程度地存在檢測和調整時間較長，且實現起來相對比較復雜的問題。

現有大型數字芯片，如CPU、TPU、DSP(Digital Signal Processing，數字信號處理)和GPU(Graphics Processing Unit，圖形處理器)中，其功耗與電壓、頻率的關系如以下公式所示：

P＝aCFV²；

其中，P為工作負載(功率)，a為常數，C為負載電容，F為頻率，V是芯片數字部分電源電壓，從上式可以看出功耗與電壓是平方關系，因此降低電壓對功耗控制的收益最大。

實用新型內容

本實用新型的目的在于克服現有技術的缺陷，提供一種能縮短調整時間的動態電壓調整系統。

為實現上述目的，本實用新型提出如下技術方案：一種動態電壓調整系統，包括：主控制器、電源管理芯片和至少一個運算芯片，其中，至少一個所述運算芯片與主控制器相通信連接；所述主控制器與電源管理芯片相通信連接；所述電源管理芯片與運算芯片相電連接；所述運算芯片包括一復制運算核心和一與復制運算核心相連的統計判斷單元，所述統計判斷單元與主控制器相通信連接。

優選地，所述運算芯片為多個，多個所述運算芯片之間相串聯或并聯供電。

優選地，所述運算芯片通過總線與主控制器相通信連接。