[實用新型]一種LPDDR芯片以及兼容設計電路板

有效

• 申請號: 201820337209.0
• 申請日: 2018-03-12
• 公開（公告）號: CN207925142U
• 公開（公告）日: 2018-09-28
• 發明（設計）人: 盧浩;王景陽;李志雄
• 申請（專利權）人: 深圳市江波龍電子有限公司
• 主分類號: G11C5/02
• 分類號: G11C5/02;G11C5/06;G11C11/4063
• 代理公司: 深圳中一專利商標事務所 44237
• 代理人: 官建紅

1.一種LPDDR芯片，其特征在于，包括封裝膠體，基板以及LPDDR晶粒，所述基板包括內表面和外表面，所述封裝膠體形成于所述基板內表面，并包覆所述LPDDR晶粒，所述基板外表面設置有LPDDR晶粒引腳和滿足eMMC協議物理規范的eMMC引腳，所述LPDDR晶粒引腳與所述LPDDR晶粒電連接，所述eMMC引腳不與所述LPDDR晶粒電連接。

2.如權利要求1所述的LPDDR芯片，其特征在于，LPDDR芯片采用BGA封裝，所述LPDDR晶粒為LPDDR4晶粒，所述LPDDR芯片包括254個引腳。

3.如權利要求2所述的LPDDR芯片，其特征在于，所述LPDDR芯片的第三列第A行的引腳為所述LPDDR芯片的A通道第一數據輸入輸出端，所述LPDDR芯片的第三列第B行的引腳為所述LPDDR芯片的A通道第二數據輸入輸出端，所述LPDDR芯片的第三列第C行的引腳為所述LPDDR芯片的A通道第三數據輸入輸出端，所述LPDDR芯片的第三列第D行的引腳為所述LPDDR芯片的A通道第四數據輸入輸出端，所述LPDDR芯片的第三列第G行的引腳為所述LPDDR芯片的A通道第十四數據輸入輸出端，所述LPDDR芯片的第三列第H行的引腳為所述LPDDR芯片的A通道第二輸入數據掩碼端，所述LPDDR芯片的第三列第J行的引腳為A通道第十二數據輸入輸出端，所述LPDDR芯片的第三列第K行的引腳為A通道第十一數據輸入輸出端，所述LPDDR芯片的第兩列第K行的引腳和所述LPDDR芯片的第兩列第R行的引腳為所述LPDDR芯片的第二電源端，所述LPDDR芯片的第三列第R行的引腳為所述LPDDR芯片的B通道第十一數據輸入輸出端，所述LPDDR芯片的第三列第T行的引腳為所述LPDDR芯片的B通道第十二數據輸入輸出端，所述LPDDR芯片的第三列第U行的引腳為所述LPDDR芯片的B通道第二輸入數據掩碼端，所述LPDDR芯片的第三列第V行的引腳為所述LPDDR芯片的B通道第十四數據輸入輸出端，所述LPDDR芯片的第三列第AA行的引腳為所述LPDDR芯片的B通道第四數據輸入輸出線端，所述LPDDR芯片的第三列第AB行的引腳為所述LPDDR芯片的B通道第三數據輸入輸出端，所述LPDDR芯片的第三列第AC行的引腳為所述LPDDR芯片的B通道第二數據輸入輸出端，所述LPDDR芯片的第三列第AD行的引腳為所述LPDDR芯片的B通道第一數據輸入輸出端；

所述LPDDR芯片的第四列第A行的引腳和所述LPDDR芯片的第四列第AD行的引腳為所述LPDDR芯片的第一電源端，所述LPDDR芯片的第四列第B行的引腳、所述LPDDR芯片的第四列第C行的引腳、所述LPDDR芯片的第四列第D行的引腳、所述LPDDR芯片的第四列第G行的引腳、所述LPDDR芯片的第四列第H行的引腳、所述LPDDR芯片的第四列第K行的引腳、所述LPDDR芯片的第四列第R行的引腳、所述LPDDR芯片的第四列第U行的引腳、所述LPDDR芯片的第四列第V行的引腳、所述LPDDR芯片的第四列第AA行的引腳、所述LPDDR芯片的第四列第AB行的引腳以及所述LPDDR芯片的第四列第AC行的引腳為所述LPDDR芯片的接地端，所述LPDDR芯片的第四列第J行的引腳和所述LPDDR芯片的第四列第T行的引腳為所述LPDDR芯片的輸入/輸出電源端；

所述LPDDR芯片的第五列第A行的引腳和所述LPDDR芯片的第五列第AD行的引腳為所述LPDDR芯片的第二電源端，所述LPDDR芯片的第五列第B行的引腳、所述LPDDR芯片的第五列第H行的引腳、所述LPDDR芯片的第五列第J行的引腳、所述LPDDR芯片的第五列第T行的引腳、所述LPDDR芯片的第五列第U行的引腳以及所述LPDDR芯片的第五列第AC行的引腳為所述LPDDR芯片的輸入/輸出電源端，所述LPDDR芯片的第五列第C行的引腳、所述LPDDR芯片的第五列第G行的引腳、所述LPDDR芯片的第五列第V行的引腳以及所述LPDDR芯片的第五列第AB行的引腳為所述LPDDR芯片的接地端；

所述LPDDR芯片的第六列第A行的引腳和所述LPDDR芯片的第六列第AD行的引腳為所述LPDDR芯片的輸入/輸出電源端，所述LPDDR芯片的第六列第B行的引腳、所述LPDDR芯片的第六列第D行的引腳、所述LPDDR芯片的第六列第G行的引腳、所述LPDDR芯片的第六列第J行的引腳、所述LPDDR芯片的第六列第T行的引腳、所述LPDDR芯片的第六列第V行的引腳、所述LPDDR芯片的第六列第AA行的引腳以及所述LPDDR芯片的第六列第AC行的引腳為所述LPDDR芯片的接地端，所述LPDDR芯片的第六列第A行的引腳為所述LPDDR芯片的A通道第六數據輸入輸出端，所述LPDDR芯片的第六列第H行的引腳為所述LPDDR芯片的A通道第十五數據輸入輸出端，所述LPDDR芯片的第六列第K行的引腳為所述LPDDR芯片的A通道第十數據輸入輸出端，所述LPDDR芯片的第六列第R行的引腳為所述LPDDR芯片的B通道第十數據輸入輸出端，所述LPDDR芯片的第六列第U行的引腳為所述LPDDR芯片的B通道第十五數據輸入輸出端，所述LPDDR芯片的第六列第AB行的引腳為所述LPDDR芯片的B通道第六數據輸入輸出端；

所述LPDDR芯片的第七列第A行的引腳和所述LPDDR芯片的第七列第AD行的引腳為所述LPDDR芯片的輸入/輸出電源端，所述LPDDR芯片的第七列第C行的引腳、所述LPDDR芯片的第七列第H行的引腳、所述LPDDR芯片的第七列第K行的引腳、所述LPDDR芯片的第七列第R行的引腳、所述LPDDR芯片的第七列第U行的引腳以及所述LPDDR芯片的第七列第AB行的引腳為所述LPDDR芯片的接地端，所述LPDDR芯片的第七列第B行的引腳為所述LPDDR芯片的A通道第五數據輸入輸出端，所述LPDDR芯片的第七列第D行的引腳為所述LPDDR芯片的A通道第七數據輸入輸出端，所述LPDDR芯片的第七列第G行的引腳、所述LPDDR芯片的第七列第L行的引腳、所述LPDDR芯片的第七列第P行的引腳以及所述LPDDR芯片的第七列第V行的引腳為所述LPDDR芯片的第二電源端，所述LPDDR芯片的第七列第J行的引腳為所述LPDDR芯片的A通道第十三數據輸入輸出端，所述LPDDR芯片的第七列第T行的引腳為所述LPDDR芯片的B通道第十三數據輸入輸出端，所述LPDDR芯片的第七列第AA行的引腳為所述LPDDR芯片的B通道第七數據輸入輸出端，所述LPDDR芯片的第七列第AC行的引腳為所述LPDDR芯片的B通道第五數據輸入輸出端；

所述LPDDR芯片的第八列第A行的引腳、所述LPDDR芯片的第八列第G行的引腳、所述LPDDR芯片的第八列第L行的引腳、所述LPDDR芯片的第八列第P行的引腳、所述LPDDR芯片的第八列第V行的引腳以及所述LPDDR芯片的第八列第AD行的引腳為所述LPDDR芯片的第二電源端，所述LPDDR芯片的第八列第B行的引腳、所述LPDDR芯片的第八列第D行的引腳、所述LPDDR芯片的第八列第K行的引腳、所述LPDDR芯片的第八列第R行的引腳、所述LPDDR芯片的第八列第AA行的引腳以及所述LPDDR芯片的第八列第AC行的引腳為所述LPDDR芯片的接地端，所述LPDDR芯片的第八列第J行的引腳和所述LPDDR芯片的第八列第T行的引腳為所述LPDDR芯片的輸入/輸出電源端，所述LPDDR芯片的第八列第C行的引腳為所述LPDDR芯片的A通道第八數據輸入輸出端，所述LPDDR芯片的第八列第H行的引腳為所述LPDDR芯片的A通道第十六數據輸入輸出端，所述LPDDR芯片的第八列第AB行的引腳為所述LPDDR芯片的B通道第八數據輸入輸出端；

所述LPDDR芯片的第九列第A行的引腳和所述LPDDR芯片的第九列第AD行的引腳為所述LPDDR芯片的第一電源端，所述LPDDR芯片的第九列第B行的引腳、所述LPDDR芯片的第九列第G行的引腳、所述LPDDR芯片的第九列第L行的引腳、所述LPDDR芯片的第九列第P行的引腳、所述LPDDR芯片的第九列第V行的引腳以及所述LPDDR芯片的第九列第AC行的引腳為所述LPDDR芯片的第二電源端，所述LPDDR芯片的第九列第C行的引腳為所述LPDDR芯片的A通道第一差分數據鎖存信號端，所述LPDDR芯片的第九列第D行的引腳為所述LPDDR芯片的A通道第三差分數據鎖存信號端，所述LPDDR芯片的第九列第F行的引腳和所述LPDDR芯片的第十七列第F行的引腳為所述LPDDR芯片的輸入/輸出電源端，所述LPDDR芯片的第九列第J行的引腳為所述LPDDR芯片的A通道第四差分數據鎖存信號端，所述LPDDR芯片的第九列第D行的引腳為所述LPDDR芯片的A通道第二差分數據鎖存信號端，所述LPDDR芯片的第九列第R行的引腳為所述LPDDR芯片的B通道第二差分數據鎖存信號端，所述LPDDR芯片的第九列第T行的引腳為所述LPDDR芯片的B通道第四差分數據鎖存信號端，所述LPDDR芯片的第九列第AA行的引腳為所述LPDDR芯片的B通道第三差分數據鎖存信號端，所述LPDDR芯片的第九列第AB行的引腳為所述LPDDR芯片的B通道第一差分數據鎖存信號端；

所述LPDDR芯片的第十三列第A行的引腳和所述LPDDR芯片的第十三列第AD行的引腳為所述LPDDR芯片的輸入/輸出電源端，所述LPDDR芯片的第十三列第B行的引腳和所述LPDDR芯片的第十三列第AC行的引腳為所述LPDDR芯片的第二電源端，所述LPDDR芯片的第十三列第C行的引腳為所述LPDDR芯片的A通道第三命令/地址端，所述LPDDR芯片的第十三列第D行的引腳為所述LPDDR芯片的A通道第四命令/地址端，所述LPDDR芯片的第十三列第E行的引腳為所述LPDDR芯片的A通道第五命令/地址端，所述LPDDR芯片的第十三列第F行的引腳為所述LPDDR芯片的A通道第二命令/地址端，所述LPDDR芯片的第十三列第G行的引腳、所述LPDDR芯片的第十三列第H行的引腳、所述LPDDR芯片的第十三列第U行的引腳以及所述LPDDR芯片的第十三列第V行的引腳為所述LPDDR芯片的接地端，所述LPDDR芯片的第十三列第J行的引腳為所述LPDDR芯片的A通道片上終端電阻信號端，所述LPDDR芯片的第十三列第T行的引腳為所述LPDDR芯片的B通道片上終端電阻信號端，所述LPDDR芯片的第十三列第W行的引腳為所述LPDDR芯片的B通道第二命令/地址端，所述LPDDR芯片的第十三列第Y行的引腳為所述LPDDR芯片的B通道第五命令/地址端，所述LPDDR芯片的第十三列第AA行的引腳為所述LPDDR芯片的B通道第四命令/地址端，所述LPDDR芯片的第十三列第AB行的引腳為所述LPDDR芯片的B通道第三命令/地址端；

所述LPDDR芯片的第十四列第A行的引腳和所述LPDDR芯片的第十四列第AD行的引腳為所述LPDDR芯片的輸入/輸出電源端，所述LPDDR芯片的第十四列第B行的引腳和所述LPDDR芯片的第十四列第AC行的引腳為所述LPDDR芯片的第二電源端，所述LPDDR芯片的第十四列第C行的引腳、所述LPDDR芯片的第十四列第D行的引腳、所述LPDDR芯片的第十四列第E行的引腳、所述LPDDR芯片的第十四列第F行的引腳、所述LPDDR芯片的第十九列第C行的引腳、所述LPDDR芯片的第十四列第Y行的引腳、所述LPDDR芯片的第十四列第AA行的引腳以及所述LPDDR芯片的第十四列第AB行的引腳為所述LPDDR芯片的接地端，所述LPDDR芯片的第十四列第G行的引腳為所述LPDDR芯片的A通道第一命令/地址端；

所述LPDDR芯片的第十五列第A行的引腳、所述LPDDR芯片的第十五列第AD行的引腳、所述LPDDR芯片的第十五列第B行的引腳以及所述LPDDR芯片的第十五列第AC行的引腳為所述LPDDR芯片的第一電源端，所述LPDDR芯片的第十五列第C行的引腳為所述LPDDR芯片的A通道第六命令/地址端，所述LPDDR芯片的第十五列第D行的引腳、所述LPDDR芯片的第十五列第G行的引腳、所述LPDDR芯片的第十五列第H行的引腳、所述LPDDR芯片的第十五列第U行的引腳、所述LPDDR芯片的第十五列第V行的引腳以及所述LPDDR芯片的第十五列第AA行的引腳為所述LPDDR芯片的接地端，所述LPDDR芯片的第十五列第E行的引腳為所述LPDDR芯片的A通道第一片選端，所述LPDDR芯片的第十五列第F行的引腳為所述LPDDR芯片的A通道第二片選端，所述LPDDR芯片的第十五列第W行的引腳為所述LPDDR芯片的B通道第二片選端，所述LPDDR芯片的第十五列第Y行的引腳為所述LPDDR芯片的B通道第一片選端，所述LPDDR芯片的第十五列第AB行的引腳為所述LPDDR芯片的B通道第六命令/地址端；

所述LPDDR芯片的第十六列第A行的引腳和所述LPDDR芯片的第十五列第AD行的引腳為所述LPDDR芯片的第一電源端，所述LPDDR芯片的第十六列第B行的引腳為所述LPDDR芯片的第一驅動強度校準信號端，所述LPDDR芯片的第十六列第C行的引腳為所述LPDDR芯片的第二驅動強度校準信號端，所述LPDDR芯片的第十六列第E行的引腳為所述LPDDR芯片的A通道第一時鐘使能端，所述LPDDR芯片的第十六列第F行的引腳為所述LPDDR芯片的A通道第二時鐘使能端，所述LPDDR芯片的第十六列第G行的引腳為所述LPDDR芯片的A通道第一差分時鐘端，所述LPDDR芯片的第十六列第H行的引腳為所述LPDDR芯片的A通道第二差分時鐘端，所述LPDDR芯片的第十六列第U行的引腳為所述LPDDR芯片的B通道第二差分時鐘端，所述LPDDR芯片的第十六列第V行的引腳為所述LPDDR芯片的B通道第一差分時鐘端，所述LPDDR芯片的第十六列第W行的引腳為所述LPDDR芯片的B通道第二時鐘使能端，所述LPDDR芯片的第十六列第Y行的引腳為所述LPDDR芯片的B通道第一時鐘使能端，所述LPDDR芯片的第十六列第AA行的引腳為所述LPDDR芯片的復位信號端；

所述LPDDR芯片的第一列第A行的引腳、所述LPDDR芯片的第一列第B行的引腳、所述LPDDR芯片的第二列第A行的引腳、所述LPDDR芯片的第十八列第A行的引腳、所述LPDDR芯片的第十八列第B行的引腳、所述LPDDR芯片的第十七列第A行的引腳、所述LPDDR芯片的第一列第AC行的引腳、所述LPDDR芯片的第一列第AD行的引腳、所述LPDDR芯片的第二列第AC行的引腳、所述LPDDR芯片的第十八列第AC行的引腳、所述LPDDR芯片的第十八列第AD行的引腳以及所述LPDDR芯片的第十七列第AD行的引腳不作使用；

所述LPDDR芯片的第十四列第H行的引腳、所述LPDDR芯片的第十四列第J行的引腳、所述LPDDR芯片的第十五列第J行的引腳、所述LPDDR芯片的第十六列第J行的引腳、所述LPDDR芯片的第十七列第J行的引腳、所述LPDDR芯片的第十三列第K行的引腳、所述LPDDR芯片的第十四列第K行的引腳、所述LPDDR芯片的第十五列第K行的引腳、所述LPDDR芯片的第十六列第K行的引腳、所述LPDDR芯片的第十七列第K行的引腳、所述LPDDR芯片的第十二列第L行的引腳、所述LPDDR芯片的第十三列第L行的引腳、所述LPDDR芯片的第十四列第L行的引腳、所述LPDDR芯片的第十五列第L行的引腳、所述LPDDR芯片的第十六列第L行的引腳、所述LPDDR芯片的第十七列第L行的引腳、所述LPDDR芯片的第三列第M行的引腳、所述LPDDR芯片的第四列第M行的引腳、所述LPDDR芯片的第五列第M行的引腳、所述LPDDR芯片的第六列第M行的引腳、所述LPDDR芯片的第七列第M行的引腳、所述LPDDR芯片的第八列第M行的引腳、所述LPDDR芯片的第九列第M行的引腳、所述LPDDR芯片的第十二列第M行的引腳、所述LPDDR芯片的第十三列第M行的引腳、所述LPDDR芯片的第十四列第M行的引腳、所述LPDDR芯片的第十五列第M行的引腳、所述LPDDR芯片的第十六列第M行的引腳、所述LPDDR芯片的第十七列第M行的引腳、所述LPDDR芯片的第三列第N行的引腳、所述LPDDR芯片的第四列第N行的引腳、所述LPDDR芯片的第五列第N行的引腳、所述LPDDR芯片的第六列第N行的引腳、所述LPDDR芯片的第七列第N行的引腳、所述LPDDR芯片的第八列第N行的引腳、所述LPDDR芯片的第九列第N行的引腳、所述LPDDR芯片的第十二列第N行的引腳、所述LPDDR芯片的第十三列第N行的引腳、所述LPDDR芯片的第十四列第N行的引腳、所述LPDDR芯片的第十五列第N行的引腳、所述LPDDR芯片的第十六列第N行的引腳、所述LPDDR芯片的第十七列第N行的引腳、所述LPDDR芯片的第十二列第P行的引腳、所述LPDDR芯片的第十三列第P行的引腳、所述LPDDR芯片的第十四列第P行的引腳、所述LPDDR芯片的第十五列第P行的引腳、所述LPDDR芯片的第十六列第P行的引腳、所述LPDDR芯片的第十七列第P行的引腳、所述LPDDR芯片的第十三列第R行的引腳、所述LPDDR芯片的第十四列第R行的引腳、所述LPDDR芯片的第十五列第R行的引腳、所述LPDDR芯片的第十六列第R行的引腳、所述LPDDR芯片的第十七列第R行的引腳、所述LPDDR芯片的第十四列第T行的引腳、所述LPDDR芯片的第十五列第T行的引腳、所述LPDDR芯片的第十六列第T行的引腳、所述LPDDR芯片的第十七列第T行的引腳以及所述LPDDR芯片的第十四列第U行的引腳為空腳。