[實用新型]一種靜態功耗管理電路

有效

• 申請號: 201820194586.3
• 申請日: 2018-02-05
• 公開（公告）號: CN207782650U
• 公開（公告）日: 2018-08-28
• 發明（設計）人: 蔡勁松
• 申請（專利權）人: 深圳市振源電氣有限公司
• 主分類號: H02M1/00
• 分類號: H02M1/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

本實用新型涉及一種靜態功耗管理電路，電路中芯片IC的VDD端口接3.3V電壓，芯片IC的VSS端口接地，芯片IC的PA1端口經電阻R1接晶體管Q1的基極，芯片IC的PA2端口接PWM波輸入，晶體管Q1的發射極接地，晶體管Q1的集電極經電阻接晶體管Q2基極，同時電阻R2經電阻R3接晶體管Q2的發射極，晶體管Q2的集電極和發射極同時接12V電壓，芯片IC采用HT46R002型具有8位高性能精簡指令集的OTP單片機，本實用新型設計的靜態功耗管理電路功耗低，控制精確。

技術領域

本實用新型涉及設備電路領域，尤其涉及一種靜態功耗管理電路。

背景技術

目前，電源對靜態功耗的要求越來越高，比如電池周邊的相關產品，都希望將靜態功耗做得很低，但是只要涉及到數字電源，即使在機器待機的狀態下，內部的CPU部分耗電通常都會在幾毫安或者幾十毫安，這使得當和電池匹配出口的時候，在運輸途中就有可能將電池的電量放空。

為了解決這個問題，本實用新型提供一種可以實現超低靜態功耗的電路，該電路可以將整個電源系統的靜態功耗控制在不到1毫安，并且具備遙控功能。

實用新型內容

本實用新型的目的在于提供一種靜態功耗管理電路，以解決上述技術問題，為實現上述目的本實用新型采用以下技術方案：

一種靜態功耗管理電路，電路中芯片IC的VDD端口接3.3V電壓，芯片IC的VSS端口接地，芯片IC的PA1端口經電阻R1接晶體管Q1的基極，芯片IC的PA2端口接PWM波輸入，晶體管Q1的發射極接地，晶體管Q1的集電極經電阻接晶體管Q2基極，同時電阻R2經電阻R3接晶體管Q2的發射極，晶體管Q2的集電極和發射極同時接12V電壓。

在上述技術方案基礎上，所述芯片IC采用HT46R002型具有8位高性能精簡指令集的OTP單片機。

本實用新型設計的靜態功耗管理電路，通過采用HT46R002芯片，有效降低電路功耗，以往的降低靜態功耗的方案，都是讓主MCU進行待機，但是在高性能產品的場合，主MCU的靜態電流都要消耗10毫安左右，采樣本電路，靜態電流可以降至1毫安以內。使得和電池打包的產品在運輸的過程中不會將電池的電量放空，具備更長的運輸周期。

附圖說明

圖1為本實用新型的電路圖。

具體實施方式

下面結合附圖和具體實施例對本實用新型作進一步詳細闡述。

一種靜態功耗管理電路，電路中芯片IC的VDD端口接3.3V電壓，芯片IC的VSS端口接地，芯片IC的PA1端口經電阻R1接晶體管Q1的基極，芯片IC的PA2端口接PWM波輸入，晶體管Q1的發射極接地，晶體管Q1的集電極經電阻接晶體管Q2基極，同時電阻R2經電阻R3接晶體管Q2的發射極，晶體管Q2的集電極和發射極同時接12V電壓。

所述芯片IC采用HT46R002型具有8位高性能精簡指令集的OTP單片機。

本實用新型設計的靜態功耗管理電路，采用了型號為HT46R002的單片機，該單片機在休眠時耗電約為0.3毫安，其中PA1端口通過晶體管Q1來對上面的晶體管Q2進行控制通斷，當PA1端口輸出高電平，晶體管Q2就導通；反之則關斷，因為網絡VCC12+_S是電源源頭，所以圖中VCC12+就受到了控制，如此類推，系統中所有的電源源頭都可以被單片機控制，整個系統耗電就基本上只受這塊單片機影響了。

以上所述為本實用新型較佳實施例，對于本領域的普通技術人員而言，根據本實用新型的教導，在不脫離本實用新型的原理與精神的情況下，對實施方式所進行的改變、修改、替換和變型仍落入本實用新型的保護范圍之內。