[發明專利]集成增強型和耗盡型的HEMT及其制造方法

在審

• 申請號: 201811632766.6
• 申請日: 2018-12-29
• 公開（公告）號: CN109742143A
• 公開（公告）日: 2019-05-10
• 發明（設計）人: 倪賢鋒;范謙;何偉
• 申請（專利權）人: 蘇州漢驊半導體有限公司
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/20;H01L21/335;H01L21/8236
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明所提出的集成增強型和耗盡型的HEMT及其制造方法，可以將增強型和耗盡型晶體管集成在一起，有利于增加氮化鎵HEMT器件的用途，提高電路的特性，并且為實現單片集成高速數字/模擬混合信號射頻電路奠定了基礎。同時，利用勢壘層的再生長技術，將雜質產生的電子變為導電溝道的一部分，增加二維電子氣的濃度，提高導電性能同時防止多余的電子對器件的干擾。

技術領域

本發明涉及半導體制造技術領域，特別是涉及一種集成增強型和耗盡型的HEMT及其制造方法。

背景技術

作為第三代半導體材料的代表，氮化鎵(GaN)具有許多優良的特性，高臨界擊穿電場、高電子遷移率、高二維電子氣濃度和良好的高溫工作能力等。基于氮化鎵的第三代半導體結構，如高電子遷移率晶體管(HEMT)、異質結構場效應晶體管(HFET)等已經得到了應用，尤其在射頻、微波等需要大功率和高頻率的領域具有明顯優勢。

GaN HEMT主要是應用于通訊行業和電力電子行業，但它在高速數字電路和混合信號領域也有獨特的優勢。GaN HEMT具有出色的高溫穩定性，可以大幅度降低電路在熱源和溫場控制方面的成本。而GaN的寬禁帶特征使得它同時具備高電子飽和速度和高擊穿電壓，使器件可以在更高的電壓之下工作，而這可以提高電路的驅動能力。因此，與傳統的硅技術相比，使用GaN HEMT基的數字電路能夠滿足在大電流電壓擺幅和在嚴酷環境下工作的能力，使得其在相應的領域有潛在的巨大應用。

要實現GaN HEMT基的數字電路，就必須實現高性能的氮化鎵基的E/D HEMT單片集成。相對于常規的D-mode(耗盡型)GaN HEMT,E-mode(增強型)GaN HEMT比較難以制造。而E-mod GaN HEMT不僅僅是實現DCFL邏輯的需要，而且其性能對電路的特性也起著至關重要的作用。因此，在E-mod GaN HEMT難以制造的基礎上，實現增強型和耗盡型HEMT的單片集成就更加困難。

發明內容

本發明提出一種集成增強型和耗盡型HEMT的制造方法，包括：

提供襯底，并在所述襯底上依次形成緩沖層和第一勢壘層；

在所述第一勢壘層上形成介質層，并選擇性的刻蝕所述介質層，以暴露出部分第一勢壘層；

在暴露出的部分第一勢壘層上進行再生長，形成第二勢壘層，其中，所述第一勢壘層的厚度為1nm-30nm；

去除所述介質層，并在所述第一勢壘層上形成第一源極、第一漏極和第一柵極，在所述第二勢壘層上形成第二源極、第二漏極和第二柵極。

在一個實施例中，所述第一勢壘層和第二勢壘層的總厚度不超過100nm。

在一個實施例中，所述第二勢壘層的厚度為1nm-99nm。

在一個實施例中，所述在選擇性的刻蝕所述介質層之前，在所述介質層上形成光刻膠層，并在所述光刻膠層上定義出要刻蝕的區域。

在一個實施例中，其特征在于，所述再生長過程中，所述暴露出的第一勢壘層表面存在雜質誘導產生的n型摻雜，所述第二勢壘層形成之后，所述n型摻雜產生的電子成為導電溝道的一部分。

在一個實施例中，所述介質層材料為氮化硅、二氧化硅和氮氧化硅中的任意一種。

相應的，本發明還提出一種集成增強型和耗盡型的HEMT，其特征在于，包括：

襯底；

位于所述襯底上的緩沖層；

位于所述緩沖層上的第一勢壘層和位于第一勢壘層上并覆蓋部分第一勢壘層的第二勢壘層，其中，所述第一勢壘層的厚度為1nm-30nm；

位于所述第一勢壘層上的第一源極、第一漏極和第一柵極以及位于所述第二勢壘層上的第二源極、第二漏極和第二柵極。