[發明專利]薄膜晶體管及其制作方法

有效

• 申請號: 201811589145.4
• 申請日: 2018-12-25
• 公開（公告）號: CN109637933B
• 公開（公告）日: 2021-03-19
• 發明（設計）人: 黃北洲
• 申請（專利權）人: 惠科股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/285;H01L29/786
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 吳平

本發明涉及一種薄膜晶體管及其制作方法。該制作方法包括如下步驟：在基板上沉積柵極金屬薄膜，通過第一構圖工藝，得到柵極的圖形；在形成柵極圖形的基板上依次沉積柵極絕緣膜、半導體薄膜、摻雜半導體薄膜和源漏極金屬薄膜，通過第二構圖工藝得到溝道區域和源極、漏極的圖形；其中，在摻雜半導體薄膜上沉積源漏極金屬薄膜的步驟包括：在摻雜半導體薄膜上依次沉積第一金屬鉬薄膜、金屬鋁薄膜和第二金屬鉬薄膜。解決了在第二次構圖工藝中由于源漏極金屬薄膜過刻蝕導致摻雜半導體層相對于源漏極金屬層具有突出部，降低薄膜晶體管性能的問題。

技術領域

本發明涉及液晶顯示技術領域，特別是涉及一種薄膜晶體管及其制作方法。

背景技術

在薄膜晶體管制備工藝中，通常采用4次光刻工藝，其中，在第二次光刻得到溝道區域、源極和漏極圖形的過程中，通常要經過兩次干法蝕刻和兩次濕法蝕刻，由于干法蝕刻和濕法蝕刻的工藝特性不同，刻蝕時容易導致源漏極金屬薄膜過刻蝕，使得半導體層和摻雜半導體層相對于源極、漏極的突出部較長，影響了薄膜晶體管的電學性能。

發明內容

本發明要解決的技術問題是提供一種能降低源漏極金屬層過刻蝕的薄膜晶體管及其制作方法。

為了實現本發明的目的，本發明采用如下技術方案：

一種薄膜晶體管的制作方法，包括如下步驟：

在基板上沉積柵極金屬薄膜，通過第一構圖工藝，得到柵極的圖形；

在形成所述柵極圖形的基板上依次沉積柵極絕緣膜、半導體薄膜、摻雜半導體薄膜和源漏極金屬薄膜，通過第二構圖工藝得到溝道區域和源極、漏極的圖形；

其中，在所述摻雜半導體薄膜上沉積源漏極金屬薄膜的步驟包括：在所述摻雜半導體薄膜上依次沉積第一金屬鉬薄膜、金屬鋁薄膜和第二金屬鉬薄膜。

在其中一個實施例中，所述第一金屬鉬薄膜的厚度為240～260埃，所述金屬鋁薄膜的厚度為2640～2660埃，所述第二金屬鉬薄膜的厚度為440～460埃。

在其中一個實施例中，所述得到溝道區域和源極、漏極的圖形的步驟包括：

在形成所述柵極圖形的基板上沉積柵極絕緣膜；

在所述柵極絕緣膜上依次沉積半導體薄膜、摻雜半導體薄膜和源漏極金屬薄膜；

采用半色調掩模板通過所述第二構圖工藝對半導體薄膜、摻雜半導體薄膜和源漏極金屬薄膜進行處理，得到所述溝道區域和源極、漏極的圖形。

在其中一個實施例中，所述采用半色調掩模板通過所述第二構圖工藝對半導體薄膜、摻雜半導體薄膜和源漏極金屬薄膜進行處理，得到所述溝道區域和源極、漏極的圖形的步驟包括：

在所述源漏極金屬薄膜上涂抹一層光刻膠；

采用半色調掩模板進行曝光顯影處理；

通過刻蝕工藝刻蝕所述光刻膠完全去除區域的源漏極金屬薄膜、摻雜半導體薄膜和半導體薄膜，露出柵極絕緣層，及刻蝕掉溝道區域的光刻膠、源漏極金屬薄膜和摻雜半導體薄膜，露出半導體層；

剝離剩余的光刻膠，露出該區域的源極、漏極的圖形。

在其中一個實施例中，所述通過刻蝕工藝刻蝕所述光刻膠完全去除區域的源漏極金屬薄膜、摻雜半導體薄膜和半導體薄膜，露出柵極絕緣層，及刻蝕掉溝道區域的光刻膠、源漏極金屬薄膜和摻雜半導體薄膜，露出半導體層的步驟包括：

通過第一次濕刻工藝蝕掉所述光刻膠完全去除區域的源漏極金屬薄膜，露出所述摻雜半導體層；

通過第一次干刻工藝蝕掉所述露出的摻雜半導體層、半導體層和溝道區域的光刻膠，露出溝道區域的源漏極金屬層；