[發明專利]基于寄存器重定時的多流水級時序電路再綜合操作方法

有效

• 申請號: 201811587490.4
• 申請日: 2018-12-25
• 公開（公告）號: CN109815545B
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 李鵬;李運娣;郭小波
• 申請（專利權）人: 河南工程學院
• 主分類號: G06F30/34
• 分類號: G06F30/34
• 代理公司: 鄭州優盾知識產權代理有限公司 41125
• 代理人: 張真真;栗改

1.一種基于寄存器重定時的多流水級時序電路再綜合操作方法，其特征在于，其步驟如下：

步驟一：利用FPGA設計流程將用戶設計的硬件描述語言經過邏輯綜合和映射階段處理產生查找表電路；

步驟二：初始化查找表時序電路各流水級的時間裕量：利用多輸入多輸出查找表時序電路的時間裕量計算方法對查找表時序電路中各流水級和其內部路徑的時間裕量進行計算；

單流水級關鍵路徑時延和局部時間裕量的求解方法為：

(a)計算寄存器之間各條邊的時延；

(b)將流水級輸入寄存器節點的T_arrival值設置為0；

(c)計算其他節點的T_arrival值：其中，i為流水線中的任意一個路徑的起點，j為該路徑的終點，T_arrival(i)為節點i的信號到達時間，T_arrival(j)為節點j的信號到達時間，fanin(j)代表連接節點j前的任意一個節點，delay(i,j)代表路徑(i，j)的時延；

(d)將所有流水級輸出端口寄存器T_required值設置為關鍵路徑時延：其中，registerout為任意一個輸出端口的寄存器；

(e)利用下述公式計算其他節點的T_required值為：其中，fanout(i)代表節點i向后所驅動的任意節點，T_required(i)表示節點i的信號最遲到達時間，T_requierd(j)表示節點j的信號最遲到達時間；

(f)利用下述公式計算電路中任意連接的時間裕量值：slack(i,j)＝T_requierd(j)-T_arrival(i)-delay(i,j)；

(g)該流水級內部任意一條路徑的局部時間裕量為：slack(M,i)＝CPD-delay(M,i)，其中，i為流水級M內的任一條路徑；

(h)該流水級的局部時間裕量為：slack(M)＝min(slack(M,i))，i∈M；

步驟三：利用查找表電路劃分錐集方法從輸入端口開始向輸出端口方向依次選擇查找表錐集電路；

步驟四：對查找表錐集電路進行再綜合操作：

(1)如果錐集電路未跨越寄存器，則將步驟二產生的查找表錐集電路應用查找表再綜合操作方法進行處理；

(2)如果錐集跨越寄存器，可針對電路查找表特點進行分類處理；

步驟五：依據時間裕量對再綜合后的電路進行取舍判斷：如果當前流水級可用時間裕量為負，舍棄步驟四的再綜合方案；如果當前流水級可用時間裕量為正，采用步驟四的再綜合方案。

2.根據權利要求1所述的基于寄存器重定時的多流水級時序電路再綜合操作方法，其特征在于，多流水級流水線電路的整個流水線電路的時鐘周期必須大于等于其內部流水級中利用單流水級關鍵路徑時延方法求出的最長流水級關鍵路徑時延，相應的各流水級時間裕量的計算依據設置的時鐘周期；

普通流水線電路各流水級可利用的全局時間裕量為本流水級的局部時間裕量加上該流水級后續所有流水級的局部時間裕量：

其中，N為流水級M往后最后流水線電路的最后一個流水級，L為流水級M+1到N之間的流水級。

3.根據權利要求2所述的基于寄存器重定時的多流水級時序電路再綜合操作方法，其特征在于，內部有輸出端口的流水級可利用的局部時間裕量為：設流水級中驅動輸出端口的查找表輸出端口到該流水級輸出寄存器之間的路徑時延為y，路徑時延y和該流水級的局部時間裕量二者之間的最小值為該流水級可利用的局部時間裕量；

內部有輸出端口的流水級的全局時間裕量求解方法為：如果流水級N的后續流水級為沒有多余的輸出端口的普通流水級N+1，則可以將后續所有流水級的可利用的局部時間裕量相加和路徑長度y對比，最小值為該流水級可利用的時間裕量。