[發(fā)明專利]一種小波分解電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201811525740.1
• 申請(qǐng)日: 2018-12-13
• 公開（公告）號(hào): CN109614578B
• 公開（公告）日: 2023-06-02
• 發(fā)明（設(shè)計(jì)）人: 袁慶;張遠(yuǎn);劉路
• 申請(qǐng)（專利權(quán)）人: 上海集成電路研發(fā)中心有限公司
• 主分類號(hào): G06F17/14
• 分類號(hào): G06F17/14;G06F7/523;G06F7/501;G06F7/57
• 代理公司: 上海天辰知識(shí)產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 31275
• 代理人: 吳世華;馬盼

1.一種小波分解電路，其特征在于，包括k個(gè)分解單元，第1個(gè)分解單元為起始分解單元，第k個(gè)分解單元為終止分解單元；所述分解單元包括濾波參數(shù)輸入端口、數(shù)據(jù)輸入端口、卷積輸入端口、數(shù)據(jù)及參數(shù)選擇控制信號(hào)輸入端口、數(shù)據(jù)寄存輸出端口、卷積輸出端口和數(shù)據(jù)及參數(shù)選擇控制信號(hào)輸出端口，且所述第1個(gè)分解單元的卷積輸入端口的輸入數(shù)據(jù)為0；

所述分解單元的數(shù)據(jù)寄存輸出端口、卷積輸出端口和數(shù)據(jù)及參數(shù)選擇控制信號(hào)輸出端口分別連接下一個(gè)分解單元的數(shù)據(jù)輸入端口、卷積輸入端口、數(shù)據(jù)及參數(shù)選擇控制信號(hào)輸入端口；其中，k為小波基的長(zhǎng)度，k為大于等于1的整數(shù)；

所述分解單元包括第一數(shù)據(jù)選擇器、第二數(shù)據(jù)選擇器、乘法器、加法器、數(shù)據(jù)輸出寄存器和m+1個(gè)移位寄存器，其中，輸入數(shù)據(jù)通過第1個(gè)移位寄存器至第m個(gè)移位寄存器可獲得m+1個(gè)時(shí)刻的輸入數(shù)據(jù)，第一數(shù)據(jù)選擇器和第二數(shù)據(jù)選擇器分別選出對(duì)應(yīng)的數(shù)據(jù)和對(duì)應(yīng)的濾波參數(shù)經(jīng)過乘法器進(jìn)行相乘運(yùn)算，并與上一個(gè)分解單元的卷積輸出端口所輸出的數(shù)據(jù)在加法器中進(jìn)行相加，相加結(jié)果存儲(chǔ)在數(shù)據(jù)輸出寄存器中，并作為該分解單元中卷積輸出端口的輸出數(shù)據(jù)，其中，m為小波分解電路數(shù)據(jù)分解的循環(huán)周期，m為大于等于2的冪次方的整數(shù)。

2.根據(jù)權(quán)利要求1所述的一種小波分解電路，其特征在于，所述分解單元的第1個(gè)移位寄存器的輸入端口為該分解單元的數(shù)據(jù)輸入端口，第1個(gè)移位寄存器的輸出端口連接第2個(gè)移位寄存器和第m+1個(gè)移位寄存器的輸入端口，所述第m+1個(gè)移位寄存器的輸出端口為該分解單元的數(shù)據(jù)寄存輸出端口，第2個(gè)移位寄存器至第m個(gè)移位寄存器串聯(lián)；所述第一數(shù)據(jù)選擇器和第二數(shù)據(jù)選擇器具有m+1個(gè)選擇端，所述第一數(shù)據(jù)選擇器的m+1個(gè)選擇端分別對(duì)應(yīng)輸入數(shù)據(jù)、經(jīng)過第1個(gè)移位寄存器輸出端口的數(shù)據(jù)、以及分別經(jīng)過第2個(gè)移位寄存器至第m個(gè)移位寄存器中的寄存數(shù)據(jù)，所述第二數(shù)據(jù)選擇器對(duì)應(yīng)該分解單元的m+1個(gè)濾波參數(shù)；所述第一數(shù)據(jù)選擇器和第二數(shù)據(jù)選擇器的使能端同時(shí)連接該分解單元的數(shù)據(jù)及參數(shù)選擇控制信號(hào)輸入端口，用于控制所述第一數(shù)據(jù)選擇器和第二數(shù)據(jù)選擇器選擇對(duì)應(yīng)的數(shù)據(jù)和濾波參數(shù)；所述第一數(shù)據(jù)選擇器和第二數(shù)據(jù)選擇器的輸出端口同時(shí)連接乘法器的兩個(gè)輸入端，所述乘法器的輸出端和該分解單元的卷積輸入端口連接所述加法器的兩個(gè)輸入端口，所述加法器的輸出端口連接所述數(shù)據(jù)輸出寄存器，所述數(shù)據(jù)輸出寄存器的另一輸入端口連接該分解單元的數(shù)據(jù)及參數(shù)選擇控制信號(hào)輸入端口，所述數(shù)據(jù)輸出寄存器的兩個(gè)輸出端口分別為該分解單元的卷積輸出端口和數(shù)據(jù)及參數(shù)選擇控制信號(hào)輸出端口。

3.根據(jù)權(quán)利要求2所述的一種小波分解電路，其特征在于，第i個(gè)分解單元中第m+1個(gè)移位寄存器的輸出端口為該分解單元的數(shù)據(jù)寄存輸出端口，其中1≤i＜k。

4.根據(jù)權(quán)利要求2所述的一種小波分解電路，其特征在于，所述分解電路的輸出數(shù)據(jù)延遲k個(gè)時(shí)鐘周期，k為小波基的長(zhǎng)度。

5.根據(jù)權(quán)利要求2所述的一種小波分解電路，其特征在于，所述第一數(shù)據(jù)選擇器的m+1個(gè)選擇端中不進(jìn)行運(yùn)算的數(shù)據(jù)所對(duì)應(yīng)的濾波參數(shù)為0。

6.根據(jù)權(quán)利要求2所述的一種小波分解電路，其特征在于，當(dāng)所述第一數(shù)據(jù)選擇器的m+1個(gè)選擇端中不進(jìn)行運(yùn)算的數(shù)據(jù)為w個(gè)時(shí)，該w個(gè)數(shù)據(jù)所對(duì)應(yīng)的選擇端被省略，其中，0≤w＜m+1，且w為整數(shù)。

7.根據(jù)權(quán)利要求6所述的一種小波分解電路，其特征在于，當(dāng)所述分解單元中第一數(shù)據(jù)選擇器的選擇端只有一個(gè)數(shù)據(jù)參與計(jì)算時(shí)，該數(shù)據(jù)直接連接所述乘法器的一個(gè)輸入端口。

8.根據(jù)權(quán)利要求1所述的一種小波分解電路，其特征在于，所述數(shù)據(jù)及參數(shù)選擇控制信號(hào)輸出端口連接數(shù)據(jù)及參數(shù)選擇控制信號(hào)，所述數(shù)據(jù)及參數(shù)選擇控制信號(hào)的位數(shù)A與循環(huán)周期m的關(guān)系為：2^A≥m+1，且A為整數(shù)。