[發(fā)明專利]操作減少讀取干擾的電阻式存儲設(shè)備的方法在審
| 申請?zhí)枺?/td> | 201811494837.0 | 申請日： | 2018-12-07 |
| 公開（公告）號： | CN110021325A | 公開（公告）日： | 2019-07-16 |
| 發(fā)明（設(shè)計）人： | 金喜源;樸茂熙 | 申請（專利權(quán)）人： | 三星電子株式會社 |
| 主分類號： | G11C13/00 | 分類號： | G11C13/00 |
| 代理公司： | 北京市柳沈律師事務(wù)所 11105 | 代理人： | 邵亞麗 |
| 地址： | 韓國*** | 國省代碼： | 韓國;KR |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 列選擇電路 存儲單元 存儲單元陣列 位線 電阻式存儲單元 選擇性地連接 存儲設(shè)備 電阻式 配置 讀取操作期間 讀取干擾 交叉點處 控制電路 字線 | ||
本發(fā)明公開了一種電阻式存儲設(shè)備，包括：存儲單元陣列，包括布置在字線和位線之間的相應(yīng)交叉點處的電阻式存儲單元；第一列選擇電路，布置在存儲單元陣列的一側(cè)，并且配置為選擇性地連接與電阻式存儲單元中的所選存儲單元連接的位線；第二列選擇電路，布置在與第一列選擇電路相對的存儲單元陣列的另一側(cè)，并且配置為選擇性地連接與所選存儲單元連接的位線；以及控制電路，配置為從第一列選擇電路和第二列選擇電路中確定相對于所選存儲單元的遠(yuǎn)列選擇電路，并且在針對所選存儲單元的讀取操作期間啟用遠(yuǎn)列選擇電路。
對相關(guān)申請的交叉引用
本申請要求于2018年1月8日向韓國知識產(chǎn)權(quán)局提交的第10-2018-0002140號韓國專利申請的權(quán)益，該韓國專利申請的公開內(nèi)容通過引用整體并入于此。
技術(shù)領(lǐng)域
本發(fā)明構(gòu)思涉及非易失性存儲設(shè)備，并且更具體地，涉及減少讀取干擾的可能性的電阻式存儲設(shè)備。本發(fā)明構(gòu)思還涉及操作電阻式存儲設(shè)備的方法。
背景技術(shù)
電阻式存儲器(諸如相變隨機訪問存儲器(PRAM)、電阻式RAM(RRAM)和磁性RAM(MRAM))被公知為非易失性存儲設(shè)備。電阻式存儲器使用可變電阻元件作為存儲單元，可變電阻元件的電阻狀態(tài)改變以存儲數(shù)據(jù)。通過在多個位線和多個字線之間的每個交叉點處定位這樣的存儲單元來形成交叉點電阻式存儲設(shè)備。在交叉點電阻式存儲設(shè)備中，通過向存儲單元的兩端施加電壓來訪問存儲單元，并且存儲單元基于存儲單元的閾值電阻來存儲數(shù)據(jù)值“1”(低電阻狀態(tài))或“0”(高電阻狀態(tài))。在交叉點電阻式存儲設(shè)備的讀取操作期間，由存儲單元傳導(dǎo)的電流可能產(chǎn)生高于可接受水平的尖峰。這樣的電流尖峰可能導(dǎo)致讀取干擾，其能夠損壞電阻式存儲單元和/或降低存儲系統(tǒng)性能。
發(fā)明內(nèi)容
本發(fā)明構(gòu)思提供了電阻式存儲設(shè)備、存儲系統(tǒng)及其操作方法，其通過限制讀取操作期間在存儲單元中發(fā)生的電流尖峰來降低讀取干擾的可能性。
在一個方面中，本發(fā)明構(gòu)思提供一種電阻式存儲設(shè)備，包括：存儲單元陣列，包括布置在字線和位線之間的相應(yīng)交叉點處的電阻式存儲單元；第一列選擇電路，布置在存儲單元陣列的一側(cè)并且配置為選擇性地連接與電阻式存儲單元中的所選存儲單元連接的位線；第二列選擇電路，布置在與第一列選擇電路相對的存儲單元陣列的另一側(cè)并且配置為選擇性地連接與所選存儲單元連接的位線；以及控制電路，配置為從第一列選擇電路和第二列選擇電路中確定相對于所選存儲單元的遠(yuǎn)列選擇電路，并且在針對所選存儲單元的讀取操作期間啟用遠(yuǎn)列選擇電路。
在另一方面中，本發(fā)明構(gòu)思提供一種電阻式存儲設(shè)備，包括：存儲單元陣列，包括布置在字線和位線之間的相應(yīng)交叉點處的電阻式存儲單元；列選擇電路，配置為響應(yīng)于列選擇信號將電阻式存儲單元中的所選存儲單元的位線連接到數(shù)據(jù)線；以及控制電路，配置為在針對所選存儲單元的讀取操作期間，響應(yīng)于列選擇電路和所選存儲單元之間的物理距離可變地設(shè)置列選擇信號的電壓電平。
在另一方面中，本發(fā)明構(gòu)思提供一種操作包括存儲單元陣列的存儲設(shè)備的方法，該存儲單元陣列包括電阻式存儲單元、第一列選擇電路和第二列選擇電路，其中，第一列選擇電路和第二列選擇電路包圍存儲單元陣列。該方法包括：執(zhí)行用于選擇存儲單元的訪問操作；從第一列選擇電路和第二列選擇電路中確定相對于所選存儲單元的遠(yuǎn)列選擇電路；啟用遠(yuǎn)列選擇電路；通過啟用的遠(yuǎn)列選擇電路將所選存儲單元的位線電壓傳送到數(shù)據(jù)線；以及通過將位線電壓與參考電壓進(jìn)行比較來檢測存儲在所選存儲單元中的數(shù)據(jù)。
附圖說明
根據(jù)以下結(jié)合附圖的詳述的描述，將更清楚地理解本發(fā)明構(gòu)思的實施例，在附圖中：
圖1是示出根據(jù)本發(fā)明構(gòu)思的實施例的存儲系統(tǒng)的框圖；
圖2是在一個示例中進(jìn)一步示出根據(jù)本發(fā)明構(gòu)思的實施例的圖1的存儲陣列110的框圖，并且圖3是圖2的存儲單元陣列的等效電路圖；
圖4A、圖4B和圖4C是示出圖3的存儲單元的可能實現(xiàn)方式變型的相應(yīng)電路圖；
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于三星電子株式會社，未經(jīng)三星電子株式會社許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811494837.0/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
