[發(fā)明專利]數(shù)據(jù)選擇裝置、數(shù)據(jù)處理方法、芯片及電子設(shè)備

有效

• 申請?zhí)枺?/td>: 201811451870.5
• 申請日: 2018-11-30
• 公開（公告）號: CN111258634B
• 公開（公告）日: 2022-11-22
• 發(fā)明（設(shè)計）人: 不公告發(fā)明人
• 申請（專利權(quán)）人: 上海寒武紀(jì)信息科技有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06N3/06
• 代理公司: 北京華進(jìn)京聯(lián)知識產(chǎn)權(quán)代理有限公司 11606
• 代理人: 孫巖

1.一種數(shù)據(jù)選擇裝置，其特征在于，所述數(shù)據(jù)選擇裝置包括：數(shù)據(jù)讀入電路、選擇電路、復(fù)用比較樹電路、極值寄存器電路和結(jié)束判斷電路，所述復(fù)用比較樹電路包括第一級復(fù)用比較器和第二級復(fù)用比較器，所述第一級復(fù)用比較器包括第一復(fù)用比較器和第二復(fù)用比較器，所述第二級復(fù)用比較器包括第三復(fù)用比較器和第四復(fù)用比較器；其中，所述數(shù)據(jù)讀入電路的輸出端與所述選擇電路的第一輸入端連接，所述選擇電路的輸出端與所述復(fù)用比較樹電路的第一輸入端連接，所述復(fù)用比較樹電路的輸出端與所述極值寄存器電路的第一輸入端連接，所述極值寄存器電路的輸出端與所述選擇電路的第二輸入端連接，所述極值寄存器電路的第二輸出端與所述結(jié)束判斷電路的第二輸入端連接，所述結(jié)束判斷電路的輸出端與所述極值寄存器電路的輸入端連接，所述極值寄存器電路的第三輸出端與所述復(fù)用比較樹電路的第二輸入端連接；

所述數(shù)據(jù)讀入電路用于接收數(shù)據(jù)的個數(shù)N和寄存器中多個存儲區(qū)間的首地址，并根據(jù)寄存器中多個存儲區(qū)間的所述首地址和所述數(shù)據(jù)的個數(shù)N讀入所述數(shù)據(jù)，所述選擇電路用于對數(shù)據(jù)讀入電路讀入的數(shù)據(jù)和極值寄存器電路中存儲的數(shù)據(jù)進(jìn)行選擇，并輸出循環(huán)比較運算時所述復(fù)用比較樹電路需要接收的選擇后的數(shù)據(jù)，所述復(fù)用比較樹電路用于接收功能選擇模式信號以及多層循環(huán)比較接收到的多個所述數(shù)據(jù)的大小，所述極值寄存器電路用于存儲每一層循環(huán)比較得到的極值，所述結(jié)束判斷電路用于判斷多層循環(huán)比較處理是否結(jié)束，所述功能選擇模式信號用于確定所述數(shù)據(jù)選擇裝置處理的數(shù)據(jù)的位寬；所述功能選擇模式信號為多種，不同功能選擇模式信號對應(yīng)的復(fù)用比較樹電路處理不同位寬的數(shù)據(jù)；所述選擇后的數(shù)據(jù)包括第一數(shù)據(jù)和第二數(shù)據(jù)；所述極值包括極大值和極小值；

其中，所述第一復(fù)用比較器用于對所述第一數(shù)據(jù)進(jìn)行循環(huán)比較運算得到極大值向量和極小值向量，所述第二復(fù)用比較器用于對所述第二數(shù)據(jù)進(jìn)行循環(huán)比較運算得到極大值向量和極小值向量，所述第三復(fù)用比較器用于對所述極大值向量中的兩兩數(shù)據(jù)進(jìn)行比較得到極大值，所述第四復(fù)用比較器用于對所述極小值向量中的兩兩數(shù)據(jù)進(jìn)行比較得到極小值。

2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)選擇裝置，其特征在于，所述復(fù)用比較樹電路中包括功能選擇模式信號輸入端，用于接收輸入的所述功能選擇模式信號。

3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)選擇裝置，其特征在于，所述數(shù)據(jù)讀入電路包括：數(shù)據(jù)讀取單元和標(biāo)量寄存器陣列，所述數(shù)據(jù)讀取單元的輸出端與所述標(biāo)量寄存器陣列的輸入端連接；

所述數(shù)據(jù)讀取單元用于接收所述數(shù)據(jù)的個數(shù)N和寄存器中多個存儲區(qū)間的首地址，并根據(jù)寄存器中多個存儲區(qū)間的所述首地址和所述數(shù)據(jù)的個數(shù)N讀入所述數(shù)據(jù)，所述標(biāo)量寄存器陣列用于標(biāo)量寄存器陣列用于根據(jù)所述寄存器中多個存儲區(qū)間的地址存儲所述數(shù)據(jù)讀取單元讀入的所述數(shù)據(jù)。

4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)選擇裝置，其特征在于，所述數(shù)據(jù)讀入電路中的所述數(shù)據(jù)讀取單元包括：數(shù)據(jù)輸入端口，數(shù)據(jù)個數(shù)和首地址輸入端口和數(shù)據(jù)輸出端口，所述數(shù)據(jù)輸入端口用于根據(jù)寄存器中多個存儲區(qū)間的所述首地址和所述數(shù)據(jù)的個數(shù)N讀入所述數(shù)據(jù)，所述數(shù)據(jù)個數(shù)和首地址輸入端口用于接收讀入所述數(shù)據(jù)的個數(shù)N和寄存器中多個存儲區(qū)間的所述首地址，所述數(shù)據(jù)輸出端口用于輸出讀入的所述數(shù)據(jù)；

所述數(shù)據(jù)讀入電路中的所述標(biāo)量寄存器陣列包括：數(shù)據(jù)輸入端口，第一數(shù)據(jù)輸出端口，第二數(shù)據(jù)輸出端口，第三數(shù)據(jù)輸出端口，第四數(shù)據(jù)輸出端口，剩余數(shù)據(jù)輸出端口，第一邏輯信號輸出端口和第二邏輯信號輸出端口，所述數(shù)據(jù)輸入端口用于接收N個所述數(shù)據(jù)，所述第一數(shù)據(jù)輸出端口用于每一次比較運算時輸出每一個寄存器存儲區(qū)間內(nèi)存儲的所述數(shù)據(jù)，所述第二數(shù)據(jù)輸出端口用于輸出每一個寄存器存儲區(qū)間內(nèi)存儲的所述數(shù)據(jù)，所述第三數(shù)據(jù)輸出端口用于輸出每一個寄存器存儲區(qū)間內(nèi)存儲的所述數(shù)據(jù)，所述第四數(shù)據(jù)輸出端口用于輸出每一個寄存器存儲區(qū)間內(nèi)存儲的所述數(shù)據(jù)，剩余數(shù)據(jù)輸出端口用于輸出比較運算時所述寄存器存儲區(qū)間內(nèi)存儲的剩余所述數(shù)據(jù)，所述第一邏輯信號輸出端口用于輸出第一邏輯信號，所述第二邏輯信號輸出端口用于輸出第二邏輯信號。