[發明專利]用于監測瞬態時間的電路、方法以及系統

有效

• 申請號: 201811442955.7
• 申請日: 2018-11-29
• 公開（公告）號: CN110007162B
• 公開（公告）日: 2023-01-13
• 發明（設計）人: 李紹宇;伍紹德
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G01R31/00
• 分類號: G01R31/00
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 康艷青;姚開麗

本揭露提供用于監測瞬態時間的電路、方法以及系統。電路包括電性耦接到受測試裝置的瞬態邊緣削波器電路。所述瞬態邊緣削波器電路被配置成去除受測試裝置的電壓波形的超過閾值范圍的電壓電平以產生經削波電壓波形。所述電路還包括電性耦接到瞬態邊緣削波器電路的邏輯電路。所述邏輯電路被配置成通過注入預定時間延遲來產生經削波電壓波形的時間延遲的脈沖信號表示形式。所述電路還包括電性耦接到邏輯電路的轉換器電路。所述轉換器電路被配置成基于脈沖信號表示形式產生電流信號。

技術領域

本揭露中闡述的技術大體來說涉及電子裝置，且更具體來說涉及用于監測瞬態時間的電路、方法以及系統。

背景技術

在數字系統及模擬系統二者中，瞬態時間表征為一個或多個電氣組件的電信號行為。在數字系統中，瞬態時間闡述信號處于兩個有效邏輯電平之間的中間狀態所花費的時間。在模擬系統中，瞬態時間具體說明輸出從一個規定電平轉變為另一個電平所需要的時間，并指示系統可實現快速轉變的程度。根據傳統方式，瞬態時間是使用示波器來測量。為了以一定程度的準確性來檢測受測試裝置的信號，示波器具有比受測試裝置更大的系統帶寬。來自示波器的封裝、印刷電路板(printed circuit board，PCB)或探針卡的電容負載可對示波器的準確性產生不利影響。

發明內容

根據本揭露的實施例，用于監測受測試裝置中的瞬態時間的電路包括瞬態邊緣削波器電路、邏輯電路以及轉換器電路。所述瞬態邊緣削波器電路電性耦接到所述受測試裝置。所述瞬態邊緣削波器電路被配置成去除所述受測試裝置的電壓波形的超過閾值范圍的電壓電平，以產生經削波電壓波形。所述邏輯電路電性耦接到所述瞬態邊緣削波器電路。所述邏輯電路被配置成通過注入預定時間延遲來產生所述經削波電壓波形的時間延遲的脈沖信號表示形式。所述轉換器電路電性耦接到所述邏輯電路且被配置成基于所述脈沖信號表示形式產生電流信號。

根據本揭露的實施例，用于監測受測試裝置中的瞬態時間的方法包括：由監測電路連續地監測所述受測試裝置的電壓波形；由所述監測電路的瞬態邊緣削波器電路通過對所述電壓波形的超過閾值范圍的電壓電平進行削波來產生經削波電壓波形；由所述監測電路的邏輯電路產生所述經削波電壓波形的脈沖信號表示形式；由所述邏輯電路通過向所述脈沖信號表示形式中引入預定時間延遲來產生時間延遲的脈沖信號；由所述監測電路的轉換器電路將所述時間延遲的脈沖信號轉換成輸出電流；以及由所述轉換器電路提供所述輸出電流以用于表征所述瞬態時間。

根據本揭露的實施例，用于監測受測試裝置中的瞬態時間的系統包括監測電路。所述監測電路包括瞬態邊緣削波器電路、邏輯電路以及轉換器電路。所述瞬態邊緣削波器電路電性耦接到所述受測試裝置。所述瞬態邊緣削波器電路被配置成去除所述受測試裝置的電壓波形的超過閾值范圍的電壓電平，以產生經削波電壓波形。所述邏輯電路電性耦接到所述瞬態邊緣削波器電路。所述邏輯電路被配置成通過注入預定時間延遲來產生所述經削波電壓波形的時間延遲的脈沖信號表示形式。所述轉換器電路電性耦接到所述邏輯電路且被配置成基于所述脈沖信號表示形式產生電流信號。

根據本揭露的實施例，監測電路包括瞬態邊緣削波器電路、邏輯電路以及轉換器電路。所述瞬態邊緣削波器電路電性耦接到裝置。所述瞬態邊緣削波器電路被配置成去除所述裝置的電壓波形的電壓電平以產生經削波電壓波形。所述邏輯電路電性耦接到所述瞬態邊緣削波器電路。所述邏輯電路被配置成通過注入預定時間延遲來產生所述經削波電壓波形的時間延遲的脈沖信號表示形式。轉換器電路電性耦接到所述邏輯電路且被配置成基于所述脈沖信號表示形式產生電流信號。

根據本揭露的實施例，監測方法包括由監測電路監測裝置的電壓波形；由所述監測電路的瞬態邊緣削波器電路通過對所述電壓波形的電壓電平進行削波來產生經削波電壓波形；由所述監測電路的邏輯電路產生所述經削波電壓波形的脈沖信號表示形式；由所述邏輯電路通過向所述脈沖信號表示形式中引入預定時間延遲來產生時間延遲的脈沖信號；由所述監測電路的轉換器電路將所述時間延遲的脈沖信號轉換成輸出電流；以及由所述轉換器電路提供所述輸出電流以用于表征所述瞬態時間。