[發明專利]一種半導體器件及其制作方法

在審

• 申請號: 201811409840.8
• 申請日: 2018-11-23
• 公開（公告）號: CN109411354A
• 公開（公告）日: 2019-03-01
• 發明（設計）人: 趙背生
• 申請（專利權）人: 深圳真茂佳半導體有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/423
• 代理公司: 深圳市隆天聯鼎知識產權代理有限公司 44232
• 代理人: 劉抗美

本公開提供了一種半導體器件及其制作方法。所述半導體器件制作方法包括：在半導體襯底(101)上形成的溝槽(112)的底部和壁形成第一隔離層(116)；在隔離層(116)上沉積半導體材料，形成屏蔽柵(SG)，通過光刻掩模保留半導體材料形成屏蔽柵(SG)的引出柵(DG)；在屏蔽柵(SG)之上形成第二隔離層(145)；在第二隔離層(145)上順序形成控制柵(CG)和源極(S)；在形成高頻半導體器件的情況下和形成可靠型半導體器件的情況下，分別將將引出柵(DG)與源極(S)接合、和與控制柵(CG)接合。本公開通過采用屏蔽柵雙結構，使用在高頻應用時通過使屏蔽柵和源極相連實現低柵漏電容；使用在低頻應用時通過屏蔽柵和控制柵相連實現大漏極電流和高可靠性。

技術領域

本公開涉及半導體領域，特別涉及一種半導體器件及其制作方法。

背景技術

目前MOSFET的屏蔽柵溝槽結構只有一種，即屏蔽柵連接源極結構，此結構的優點為柵漏電容小特別適合高頻應用。但該結構的最大的缺點為耐大電流沖擊能力弱，柵極的可靠性弱，耐雪崩擊穿能力弱。其不能適應低頻應用的場合，低頻應用的場合需要大漏極電流和高可靠性。現有技術缺少一種能夠根據應用場合改變結構以適應高頻應用或高可靠性應用的半導體器件。

發明內容

本公開旨在提供一種能夠根據應用場合改變結構以適應高頻應用或高可靠性應用的半導體器件及其制作方法，以解決現有技術中半導體器件只能適合高頻應用的問題。

為解決上述技術問題，本公開的一個實施例提供了一種半導體器件制作方法，其包括：在半導體襯底上形成的溝槽的底部和壁形成第一隔離層；在隔離層上沉積半導體材料，形成屏蔽柵，通過光刻掩模保留半導體材料形成屏蔽柵的引出柵；在屏蔽柵之上形成第二隔離層；在第二隔離層上順序形成控制柵和源極；在形成高頻半導體器件的情況下和形成可靠型半導體器件的情況下，分別將將引出柵與源極接合、和與控制柵接合。

為解決上述技術問題，本公開的另一個實施例提供了一種半導體器件，包括：源極、控制柵、屏蔽柵和從屏蔽柵引出半導體器件表面的引出柵，所述屏蔽柵與源極和控制柵分別隔離，所述引出柵與源極接合，或者與控制柵接合，以形成高頻半導體器件、或可靠型半導體器件。

本公開的有益效果是：通過采用屏蔽柵雙結構，使用在高頻應用時通過使屏蔽柵和源極相連實現低柵漏電容，使用在低頻應用時通過屏蔽柵和控制柵相連實現大漏極電流和高可靠性。

附圖說明

此處的附圖被并入說明書中并構成本說明書的一部分，示出了符合本公開的實施例，并于說明書一起用于解釋本公開的原理。

圖1是本公開的半導體器件一實施方式的示出了屏蔽柵、控制柵的位置關系的縱向結構示意圖；

圖2是本公開的半導體器件一實施方式的示出了屏蔽柵、控制柵、源極的位置關系的縱向結構示意圖；

圖3是本公開的半導體器件一實施方式的器件橫向結構示意圖；

圖4是本公開的半導體器件制作方法一實施方式中未進行溝槽刻蝕前的襯底的示意圖；

圖5是本公開的半導體器件制作方法一實施方式中刻蝕了溝槽的襯底的示意圖；

圖6是本公開的半導體器件制作方法一實施方式中對溝槽的底部和壁形成第一隔離層后的示意圖；

圖7是本公開的半導體器件制作方法一實施方式中對在第一隔離層上沉積半導體材料的示意圖；

圖8是本公開的半導體器件制作方法一實施方式中通過光刻掩模形成屏蔽柵的引出柵的示意圖；

圖9是本公開的半導體器件制作方法一實施方式中在屏蔽柵之上形成第二隔離層的示意圖；

圖10是本公開的半導體器件制作方法一實施方式中在第二隔離層之上形成控制柵的示意圖；