[發明專利]DSP處理器、系統以及外部存儲空間訪問方法

在審

• 申請號: 201811409034.0
• 申請日: 2018-11-23
• 公開（公告）號: CN111221465A
• 公開（公告）日: 2020-06-02
• 發明（設計）人: 孫雪婷
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 江舟;劉旺貴

本發明提供了一種DSP處理器、系統以及外部存儲空間的訪問方法，該DSP處理器包括：DSP核、以及與DSP核連接用于對外部存儲器進行訪問的程序端口和數據端口，其中，所述程序端口和所述數據端口分別配置有用于訪問地址管理的存儲器管理單元。在本發明中，由于程序端口和數據端口分別配置有用于訪問地址管理的存儲器管理單元，因此，取指令操作和取數據操作可以并行，從而提高了DSP系統的效率。

技術領域

本發明涉及數字信號處理領域，具體而言，涉及一種DSP處理器、系統以及外部存儲空間訪問方法。

背景技術

數字信號處理器(Digital Signal Processing，DSP)在通信系統中，一般被設計用作高運算速度、高性能的復雜算法處理單元。其架構采用了數據總線與地址總線分開的哈弗架構，這樣可以實現在一個時鐘周期，同時取指令和取數據，提高內核的性能。處理器對外部存儲器的訪問一般直接采用物理地址，不做任何轉換。

但是對于越來越龐大的通信系統來說，如果要支持更多用戶和更大流量，則需要集成更多的DSP處理器。如果仍然采用傳統的方法，對于片外的存儲空間，大量的DSP處理器必須要各自劃分所需空間，導致系統上需要設計復雜的片外存儲空間分配方案，而且增大了DSP互相踩踏片外內存的風險，增加了整個系統的維護成本。

對于業界推出的多核DSP處理器，都使用了存儲器管理單元(Memory ManagementUnit，MMU)。在訪問片外存儲空間的時候，程序端口和數據端口都通過一個統一的MMU，這樣取指令和取數據的操作，實際在MMU模塊里是串行的(馮.諾依曼結構)，降低了系統效率。

發明內容

本發明實施例提供了一種DSP處理器、系統以及外部存儲空間訪問方法，以至少解決相關技術中DSP系統效率低的問題。

根據本發明的一個方面，提供了一種數字信號處理器，包括：數字信號處理DSP核、以及與所述DSP核相連用于對外部存儲器進行訪問的程序端口和數據端口，其中，所述程序端口和所述數據端口分別配置有用于訪問地址管理的存儲器管理單元。

根據本發明的另一方面，還提供了一種數字信號處理系統，該數字信號處理系統包括一個或多個上述實施例中的數字信號處理器，以及外部存儲器，數字信號處理器通過系統總線與所述外部存儲器連接，其中，所述外部存儲器包括片內存儲器和/或片外存儲器。

根據本發明的又一方面，還提供了一種基于上述數字信號處理系統的外部存儲器訪問方法，該方法包括：所述存儲器管理單元根據所存儲的訪問地址轉換表，將所述DSP核發出的訪問虛擬地址轉化為物理地址；將所述物理地址透傳給與外部存儲器互聯的總線以對所述外部存儲器進行訪問。

在本發明的上述實施例中，由于程序端口和數據端口分別配置有用于訪問地址管理的存儲器管理單元，因此，取指令操作和取數據操作可以并行，從而提高了數字信號處理系統的效率。

附圖說明

此處所說明的附圖用來提供對本發明的進一步理解，構成本申請的一部分，本發明的示意性實施例及其說明用于解釋本發明，并不構成對本發明的不當限定。在附圖中：

圖1是根據本發明實施例的DSP處理器結構框圖；

圖2是根據本發明實施例的DSP處理系統結構框圖；

圖3是根據本發明實施例的外部存儲器訪問流程圖；

圖4是根據本發明實施例一的外部存儲器訪問示意圖；

圖5是根據本發明實施例二的外部存儲器訪問示意圖；

圖6是根據本發明實施例三的外部存儲器訪問示意圖；

圖7是根據本發明實施例四的外部存儲器訪問示意圖。

具體實施方式